[发明专利]半导体结构制备方法和半导体结构

说明书

本发明公开了一种半导体结构制备方法和半导体结构。本发明中，半导体结构制备方法包括：提供基底并刻蚀基底形成凹槽；在凹槽侧壁形成第一介质层；在凹槽底部和第一介质层内表面形成第一电极；在第一电极表面形成第二介质层；在第二介质层表面形成第二电极。本发明通过在沉积第一电极之前预先沉积第一介质层，将第一电极隔离，避免在凹槽侧壁出现凹陷时使得相邻两个凹槽内的第一电极相连接而导致短路。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构制备方法和半导体结构。

背景技术

动态随机存取存储器(DRAM)单元包括用于存储电荷的电容器和存取电容器的晶体管。DRAM以电容器上的电荷存储数据，所以需要在每几个毫秒的间隔即将电容器作规则性的再充电，而电容器的电容越大，储存在DRAM中的数据也可被维持得越久。因此，现有技术中动态随机存取存储器电容的深宽比都较高。

然而由于动态随机存取存储器电容孔深宽比的不断提高导致电容孔的形貌控制越来越困难，相邻的电容孔在沉积第一电极时易产生缺陷，从而降低良率。

发明内容

本发明实施方式的目的在于提供一种半导体结构制备方法和半导体结构，能够有效避免相邻凹槽内的第一电极连接而产生缺陷。

为解决上述技术问题，本发明的实施例提供了一种半导体结构制备方法，包括：提供基底；在所述基底上形成凹槽；在所述凹槽侧壁形成第一介质层；在所述凹槽底部和所述第一介质层内表面形成第一电极；在所述第一电极表面形成第二介质层；在所述第二介质层表面形成第二电极。

另外，所述凹槽侧壁具有凹陷区域，所述第一介质层覆盖所述凹陷区域。如此，有利于避免因凹陷区域的存在导致相邻电极产生接触导致短路。

另外，在所述凹槽侧壁上的凹陷区域形成的所述第一介质层与其邻近凹槽侧壁上的所述第一介质层直接接触。

另外，所述第一介质层的材料包含高K材料。如此，有利于增加相邻凹槽之间的电极隔离效果。

另外，所述高K材料包括Zr、Hf、Nb、Al或O中的任一元素或其任意组合。

另外，所述基底包括支撑层和牺牲层，所述支撑层位于所述牺牲层上方；在所述第一电极表面形成第二介质层之后，在所述第二介质层表面形成第二电极之前，还包括：刻蚀所述支撑层形成至少暴露部分所述牺牲的开口；通过所述开口刻蚀去除所述牺牲层形成暴露出所述第一介质层外表面的空间区域；在所述空间区域内形成所述第二电极。

另外，所述刻蚀所述支撑层形成至少暴露部分所述牺牲层的开口还包括：所述开口暴露出所述第一电极；在所述通过所述开口刻蚀去除所述牺牲层形成暴露出所述第一介质层外表面的空间区域后，且在所述第二介质层表面形成第二电极之前，还包括：在暴露的所述第一电极上沉积第三介质层。如此，有利于避免第一电极与第二电极接触而发生短路，进而提高半导体结构的良率。

本发明实施例还提供了一种半导体结构，包括：基底，所述基底具有凹槽；第一介质层，所述第一介质层位于凹槽侧壁；第一电极，第一电极位于所述凹槽底部和所述第一介质层内表面；第二介质层，所述第二介质层位于所述第一电极表面；第二电极，所述第二电极位于所述第二介质层表面。

另外，所述基底包括支撑层，所述凹槽贯穿所述支撑层形成支撑层侧面，所述第一介质层与所述支撑层侧面直接接触。

另外，所述第二电极还位于所述第一介质层的外表面。

另外，第一介质层的材料包含高K材料。

另外，所述高K材料包含Zr、Hf、Nb、Al或O中的任一元素或其任意组合。

另外，所述半导体结构还包括第三介质层，所述第三介质层位于所述第一电极的顶部和所述第二电极之间，并与所述第一电极和所述第二电极直接接触。