[发明专利]加载FPGA版本的方法及装置、存储介质

说明书

本公开提供了一种加载FPGA版本的方法及装置、存储介质，其中，所述方法包括：在内核系统启动后，将与中央处理器连接的指定芯片上的第一管脚和第二管脚配置为输出信号有效的模式；调整所述第一管脚和所述第二管脚的输出电平，控制FPGA芯片设备上与所述第一管脚和所述第二管脚分别对应的第三管脚和第四管脚进行工作，加载FPGA基础版本后，使得所述FPGA芯片设备与所述中央处理器之间的高速串行计算机扩展总线标准PCIE链路处于连接状态；在所述PCIE链路处于连接状态之后，检测所述内核系统中是否已经存在所述FPGA芯片设备，获得检测结果；根据所述检测结果，至少执行重新扫描所述FPGA芯片设备的扫描操作。本公开提高了通过PCIE总线加载FPGA版本的稳定性。

技术领域

本公开涉及计算机领域，尤其涉及加载FPGA版本的方法及装置、存储介质。

背景技术

目前，FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片被越发广泛地使用在高端网络安全设备，可替代交换芯片和Phy(Physical，物理层)芯片去实现网络报文在面板口的收发。FPGA要开始工作就需要有适配该FPGA芯片设备的版本配置文件，版本的加载方式就成了使芯片工作的首要步骤。

设备上电后，硬件对FPGA复位操作，BIOS(Basic Input Output System，基本输入输出系统)中对整个PCIE(Peripheral Component Interconnect Express，高速串行计算机扩展总线标准)进行全局扫描，初始化和配置PCIE设备，内核系统启动后，从文件系统获取配置文件到内存，CPU(Central Processing Unit，中央处理器)通过PCIE总线将配置文件依次写入PCIE配置空间拓展段数据寄存器，完成FPGA芯片设备的加载。

但是在硬件上电后，由于硬件时序不可控，可能存在硬件复位管脚上拉时机发生在BIOS全局扫描PCIE设备之后，在这种情况下，BIOS将不会扫描到FPGA芯片设备，导致内核启动后FPGA与PCIE总线链路状态为断开的，无法进行FPGA芯片设备加载操作。

发明内容

有鉴于此，本公开提供了一种加载FPGA版本的方法及装置、存储介质，以解决相关技术中的不足。

根据本公开实施例的第一方面，提供一种加载现场可编程门阵列FPGA版本的方法，所述方法包括：

在内核系统启动后，将与中央处理器连接的指定芯片上的第一管脚和第二管脚配置为输出信号有效的模式；

调整所述第一管脚和所述第二管脚的输出电平，控制FPGA芯片设备上与所述第一管脚和所述第二管脚分别对应的第三管脚和第四管脚进行工作，加载FPGA基础版本后，使得所述FPGA芯片设备与所述中央处理器之间的高速串行计算机扩展总线标准PCIE链路处于连接状态；

在所述PCIE链路处于连接状态之后，检测所述内核系统中是否已经存在所述FPGA芯片设备，获得检测结果；

根据所述检测结果，至少执行重新扫描所述FPGA芯片设备的扫描操作。

根据本公开实施例的第二方面，提供一种加载现场可编程门阵列FPGA版本的装置，所述装置包括：

配置模块，用于在内核系统启动后，将与中央处理器连接的指定芯片上的第一管脚和第二管脚配置为输出信号有效的模式；

第一加载模块，用于调整所述第一管脚和所述第二管脚的输出电平，控制FPGA芯片设备上与所述第一管脚和所述第二管脚分别对应的第三管脚和第四管脚进行工作，加载FPGA基础版本后，使得所述FPGA芯片设备与所述中央处理器之间的高速串行计算机扩展总线标准PCIE链路处于连接状态；

检测模块，用于在所述PCIE链路处于连接状态之后，检测所述内核系统中是否已经存在与所述FPGA芯片设备，获得检测结果；