[发明专利]制造功率半导体器件的方法在审
申请号: | 202010113045.5 | 申请日: | 2013-07-25 |
公开(公告)号: | CN111490097A | 公开(公告)日: | 2020-08-04 |
发明(设计)人: | 金虎铉;许承培;宋承昱;朴廷桓;杨河龙;金仁洙 | 申请(专利权)人: | 美格纳半导体有限公司 |
主分类号: | H01L29/739 | 分类号: | H01L29/739;H01L21/331;H01L29/66;H01L29/78;H01L21/336 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王萍;王鹏 |
地址: | 韩国忠*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 功率 半导体器件 方法 | ||
1.一种制造功率半导体器件的方法,所述方法包括:
在基底上形成第一外延层;
在所述第一外延层上形成第二外延层;
在所述第二外延层上执行低浓度N型掺杂剂的掺杂和扩散工艺以在所述第二外延层中形成低浓度N型掺杂区域;
在所述第二外延层上执行低浓度P型掺杂剂的掺杂和扩散工艺以在所述第二外延层中形成低浓度P型掺杂区域;
在所述第二外延层上执行高浓度P型掺杂剂的选择性掺杂和扩散工艺以在所述第二外延层中形成高浓度P型掺杂区域;
在所述第二外延层上执行高浓度N型掺杂剂的选择性掺杂和扩散工艺以在所述第二外延层中形成高浓度N型掺杂区域;
在所述第二外延层中形成通过所述高浓度N型掺杂区域的沟槽;
沿所述沟槽的表面形成栅极绝缘层;
在所述沟槽内形成栅电极;
在所述第二外延层上形成层间绝缘层;
在所述第二外延层的表面上形成发射电极;以及
通过研磨工艺完全去除所述基底以使所述第一外延层暴露。
2.根据权利要求1所述的方法,还包括:
通过P型杂质的离子注入和使所述P型杂质扩散,在所述第一外延层的后侧中形成P型集电极层;以及
在所述P型集电极层上沉积金属材料以形成集电电极。
3.根据权利要求1所述的方法,其中,所述第一外延层用作场阻止层。
4.根据权利要求1所述的方法,其中,所述第一外延层具有小于5%的范围内的电阻率离差,并且所述第二外延层具有与所述第一外延层的电阻率离差在相同范围内的电阻率离差。
5.根据权利要求1所述的方法,还包括:
在所述研磨工艺之后使用化学溶液在所述第一外延层的后侧上执行湿法刻蚀工艺。
6.根据权利要求1所述的方法,其中,所述高浓度N型掺杂区域部分地设置在所述高浓度P型掺杂区域的顶表面上。
7.根据权利要求1所述的方法,其中,接触所述发射电极的所述高浓度N型掺杂区域的最顶表面高于所述高浓度P型掺杂区域的最顶表面,并且所述高浓度N型掺杂区域的最底表面低于所述高浓度P型掺杂区域的最底表面。
8.根据权利要求1所述的方法,其中,所述栅电极上的所述层间绝缘层的最底表面具有凹入的形状并且低于所述高浓度N型掺杂区域的最顶表面。
9.根据权利要求1所述的方法,其中,所述高浓度N型掺杂区域具有从所述高浓度N型掺杂区域的最顶表面起在竖直方向上的最大竖直深度以及沿所述第二外延层的顶表面在水平方向上的最大水平长度,以及
其中,所述最大竖直深度大于所述最大水平长度。
10.一种制造功率半导体器件的方法,所述方法包括:
在第一外延层上形成第二外延层;
在所述第二外延层中形成第一类型低浓度掺杂区域;
在所述第一类型低浓度掺杂区域上形成第二类型低浓度掺杂区域;
在所述第二类型低浓度掺杂区域中形成第一类型高浓度掺杂区域;
在所述第二类型低浓度掺杂区域中形成第二类型高浓度掺杂区域;
在所述第二外延层中形成通过所述第一类型高浓度掺杂区域的沟槽;
沿所述沟槽的表面形成栅极绝缘层;
在所述沟槽内形成栅电极;
在所述第二外延层上形成层间绝缘层;
在所述第二外延层的表面上形成发射电极;以及
在所述第一外延层的后侧上执行部分研磨工艺,使得保留所述第一外延层的部分厚度。
11.根据权利要求10所述的方法,还包括:
通过杂质的离子注入和使所述杂质扩散在所述第一外延层的后侧中形成集电极层;以及
在所述集电极层上沉积金属材料以形成集电电极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美格纳半导体有限公司,未经美格纳半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010113045.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类