[发明专利]一种应用于高速DAC电路的温度计译码结构

说明书

一种应用于高速DAC电路的温度计译码结构，包括两个温度计译码器，将高速DAC电路单位加权的高4位数据划分为最高2位二进制码和次高2位二进制码分别输入两个温度计译码器，得到两组权重不相同的3位温度计码；所述的两个温度计译码器分别连接DEM模块，DEM模块对3位温度计码进行随机加扰；两个温度计译码器连接权重一元化处理阵列的数据选通模块，通过权重一元化处理阵列得到15位权重一致的温度计码。本发明不仅可以降低电路规模，减小版图面积，而且可以提升电路的高频性能，抑制输出信号中的谐波失真，具有较高的工作速度和驱动能力，减小寄生电容的影响，提高电路的工作频率。

技术领域

本发明属于DAC电路设计领域，具体涉及一种应用于高速DAC电路的温度计译码结构。

背景技术

数模转换器(DAC)是将数字信号转换成模拟信号的电路。近年来，随着微电子工艺的发展以及电路设计技术的进步，采样率达到GSps(Sample-per-second)的高速电流舵型(high speed current steering DAC)芯片受到越来越多关注。在通信系统应用中，采用高速、高性能DAC芯片不仅使得系统结构大大简化，同时也提高了系统设计的灵活性和可移植性。正是这个原因，在许多领域，高速、高性能DAC芯片正逐步取代传统模拟电路，成为系统解决方案中新的研究热点。这些应用领域包括宽带无线通信(Wideband wirelesscommunication)、有线电缆宽带数据服务(Data-Over-Cable Service)、光纤通信(Opticalcommunication)等。

对于高速电流舵型的DAC，在具体实现的时候有两种方式，即二进制加权或单位加权。采用单位加权的设计中，输入数字信号首先通过编码器转换为温度计编码，编码后的每一比特数字信号控制1LSB的模拟信号，所有位数在量化中的权重均相同。采用二进制加权的设计，结构更为紧凑。每一比特数字信号在量化中的权重按二进制分配，无需经过温度计编码，因此，数字部分的面积和功耗都比较小。同时，该结构所需的电流开关(或者分压电阻，电荷分配电容)的数目与DAC的位数相同，与单位加权结构相比大为减少，有利于减小面积；此外，由于负载数目减少，DAC的速度也可以提高。然而这种结构的DAC对匹配的要求更高，例如，对于12比特DAC，最高位和最低位的权重比例为4096，如果要达到1LSB量化精度，最高位与最低位的误差应控制在1/4096之内，这在实际设计中往往是难以实现的。综上所述，单位加权和二进制加权各有利弊，为了吸取两者的优点，在高速高精度DAC设计中可采用折衷的分段式的结构。在高位采用单位加权，以降低对元器件匹配度要求，提高DAC 的精度和线性度；在低位在采用二进制加权，以减小版图的面积，降低连线的复杂度。

发明内容

本发明的目的在于针对上述现有技术中高速DAC电路设计较为复杂，并且输出信号容易发生谐波失真的问题，提供一种应用于高速DAC电路的温度计译码结构，能够显著降低版图的复杂度，以更简单的结构带来更好的高频性能，提升电路的动态性能及SFDR。

为了实现上述目的，本发明有如下的技术方案：

一种应用于高速DAC电路的温度计译码结构，包括两个温度计译码器，将高速DAC电路单位加权的高4位数据划分为最高2位二进制码和次高2位二进制码分别输入两个温度计译码器，得到两组权重不相同的3位温度计码；所述的两个温度计译码器分别连接DEM(动态单元匹配，dynamic element matching)模块，DEM模块对3位温度计码进行随机加扰；两个温度计译码器连接权重一元化处理阵列的数据选通模块，通过权重一元化处理阵列得到15 位权重一致的温度计码。

作为优选，在本发明应用于高速DAC电路的温度计译码结构的一种实施例中，所述的 DEM模块采用两级MUX进行加扰，由伪随机序列S0、S1控制，DEM模块在S0、 S1的控制下，对输入信号进行循环移位，改变输入与输出的映射关系。