[发明专利]能快速响应的低压差线性稳压器

说明书

本发明涉及一种能快速响应的低压差线性稳压器，其包括运算放大器AMP，运算放大器AMP的输出端与功率管MP1的栅极端连接；还包括与运算放大器AMP的输出端连接的辅助电路，辅助电路的输出端与运算放大器AMP连接；在低压差线性稳压器本体的负载电流从轻载跳变到重载或从重载跳变到轻载时，辅助电路根据负载电流的变化能向运算放大器AMP内加载下拉电流Ipdown，运算放大器AMP根据所述下拉电流Ipdown能增大加载到功率管MP1栅极端的驱动电流Isr。本发明能增强LDO的瞬态响应，负载在很短时间内跳变时，大大的缓解输出随负载变化而引起的上下突变，提高低压差线性稳压器的稳定性。

技术领域

本发明涉及一种低压差线性稳压器，尤其是一种能快速响应的低压差线性稳压器，属于低压差线性稳压器的技术领域。

背景技术

如图1所示，为现有低压差线性稳压器(LDO)的电路原理图(即为下述说明中的低压差线性稳压器本体的电路原理图)，其中，包括基准电源以及运算放大器AMP，基准电压提供运算放大器AMP所需的基准电压Vref，MP1为PMOS功率管，电阻R1、电阻R2为分压电阻，电阻R3为补偿电阻，电容C1为补偿电容，电容CAP为负载电容，Vout为整个LDO的输出。

如图2所示，LDO的瞬态响应性能包括响应时间(Δt₁+Δt₂/Δt₃+Δt₄)、上冲电压(ΔV₃)和下冲电压(ΔV_tr-max)；具体对应的表达式为：

ΔVtr-max≈I_load-max*Δt1/(CL+Cb)+ΔVesr (1)

ΔV₃≈I_load-max*Δt₃/(CL+Cb)+ΔVesr

≈I_load-max/(CL+Cb)*BWcl+ΔVesr (2)

Δt₁≈1/BWcl+tsr＝1/BWcl+Cpar*ΔVpar/Isr (3)

Δt₂≈(ΔVtr-max-ΔV₂)*(CL+Cb)/I_load-max (4)

Δt₃≈1/BWcl (5)

Δt₄≈(CL+Cb)*(ΔV₃-ΔVesr)/I_pull-down (6)

其中，I_load-max是最大负载电流，CL是输出电容(即上述的负载电容CAP)，Cb是输出端的旁路电容，BWcl是环路的闭环带宽，Cpar是功率管MP1栅极的寄生电容，ΔVpar是寄生电容Cpar上的电压变化量，ΔVesr是输出电容串联等效电阻上的电压变化量，Isr是功率管MP1栅极前端的驱动电流(增大驱动电流Isr时可以增加环路带宽)。I_pull-down是反馈电阻上的下拉电流，tsr是寄生电容Cpar的摆率时间，ΔV₂为LDO响应的轻载和重载时输出电压的压差。由于无片外电容结构，故ΔVesr取零。