[发明专利]基于NAND Flash的存内计算芯片及其控制方法

说明书

本发明提供一种基于NAND Flash的存内计算芯片及其控制方法，该基于NAND Flash的存内计算芯片包括：NAND Flash单元阵列模块，包括多个阈值电压可调的NAND Flash单元，用于在计算模式下对接收的数据进行计算，在编程模式下进行数据存储。其中，当NAND Flash单元阵列模块处于计算模式时，可对接收的数据进行计算，处于编程模式时进行数据编程，即数据存储，进而实现了可以在基于NAND Flash的存内计算芯片中直接进行计算和数据存储，实现存算一体，不需要在存储器与处理器之间频繁传输数据，减少功耗与时间开销。

技术领域

本发明涉及闪存芯片领域，尤其涉及一种基于NAND Flash的存内计算芯片及其控制方法、存储装置以及终端。

背景技术

在经典冯诺依曼计算体系结构中，存储器与处理器是分离的，两者之间通过数据总线进行数据传输。执行命令时，处理器先从存储器中读取数据，处理完之后，再把更新后的数据写回存储器当中，数据频繁搬移带来巨大的功耗与时间开销；而且，由于存储器带宽有限，不管处理器处理速度有多快，但仍受限于存储器的访问速度，极大地影响计算性能。尤其是，随着大数据与人工智能等应用的兴起，海量数据的处理使得冯诺依曼计算体系结构瓶颈越来越突出。

发明内容

针对现有技术中的问题，本发明提供一种基于NAND Flash的存内计算芯片及其控制方法、存储装置以及终端，能够至少部分地解决现有技术中存在的问题。

为了实现上述目的，本发明采用如下技术方案：

第一方面，提供一种基于NAND Flash的存内计算芯片，其特征在于，包括：NANDFlash单元阵列模块，包括多个阈值电压可调的NAND Flash单元，用于在计算模式下对接收的数据进行计算，在编程模式下进行数据存储。

进一步地，该NAND Flash单元阵列模块为二维结构；

每一行的所有NAND Flash单元的栅极均连接至同一个字线，多行NAND Flash单元对应连接多个字线；每一列的所有NAND Flash单元的源极和漏极首尾依次相连，该列的第一个NAND Flash单元的漏极接位线，该列的最后一个NAND Flash单元的源极接源线，多列NAND Flash单元对应多个位线和多个源线；

其中，该字线用于接收NAND Flash单元行选择信号；该位线作为电压输入端；该源线作为模拟电流输出端。

进一步地，该NAND Flash单元阵列模块为3D NAND Flash单元阵列模块。

进一步地，该3D NAND Flash单元阵列模块为三维结构；

该三维结构包括多层二维阵列，每层二维阵列的结构相同；

该二维阵列包括多行NAND Flash单元、设置在第一行NAND Flash单元上的顶晶体管行、设置在最后一行NAND Flash单元上的底晶体管行；

每一行的所有NAND Flash单元的栅极均连接在一起，形成字线，多行NAND Flash单元形成多个字线；

顶晶体管行的所有晶体管的栅极连接在一起，形成漏端选择栅；

底晶体管行的所有晶体管的栅极连接在一起，形成源端选择栅，所有晶体管的源极连接在一起，作为源线；

每一列的所有NAND Flash单元的源极和漏极首尾依次相连，该列的第一个NANDFlash单元的漏极连接对应顶晶体管的源极，该顶晶体管的漏极作为位线端，多个顶晶体管对应多个位线端，该列的最后一个NAND Flash单元的源极连接对应底晶体管的漏极；

其中，各层二维阵列对应的位线端通过一位线连接在一起，形成多个位线，各层二维阵列对应的字线连接在一起；