[发明专利]一种加速编解码专用集成电路及方法

权利要求书

1.一种加速编解码专用集成电路，其特征在于，包括：

硬件加速器，其用于在音频编码过程中对第一音频数据进行加速的低延迟改进型离散余弦变换运算LD-MDCT和/或在音频解码过程中对第二音频数据进行加速的低延迟改进型离散余弦反变换运算LD-IMDCT，所述硬件加速器包括预处理及前旋处理模块和离散傅里叶变换模块，其中，

所述离散傅里叶变换模块，用于在所述加速的低延迟改进型离散余弦变换运算LD-MDCT中，对经由所述预处理及前旋处理模块进行第一预处理和前旋处理的所述第一音频数据进行多级离散傅里叶变换，和/或在所述加速的低延迟改进型离散余弦反变换运算LD-IMDCT中，对经由所述预处理及前旋处理模块进行第二预处理及所述前旋处理的所述第二音频数据进行所述多级离散傅里叶变换，所述多级离散傅里叶变换包括第一级离散傅里叶变换和第二级离散傅里叶变换，所述第一级离散傅里叶变换为5点维诺格勒傅里叶变换WFTA，所述第二级离散傅里叶变换为2点维诺格勒傅里叶变换WFTA、4点维诺格勒傅里叶变换WFTA、8点维诺格勒傅里叶变换WFTA、16点维诺格勒傅里叶变换WFTA、32点维诺格勒傅里叶变换WFTA中的一者，其中根据运算要求任意调换所述多级离散傅里叶变换中各级运算的顺序。

2.如权利要求1所述的加速编解码专用集成电路，其中，所述多级离散傅里叶变换还包括：

第三级离散傅里叶变换，其为3点维诺格勒傅里叶变换WFTA、9点维诺格勒傅里叶变换WFTA中的一者。

3.如权利要求1所述的加速编解码专用集成电路，其中，所述预处理及前旋处理模块在所述低延迟改进型离散余弦变换运算LD-MDCT中对所述第一音频数据采取的所述第一预处理为将长度为N的所述低延迟改进型离散余弦变换运算LD-MDCT长度转变为长度为N/2的DCT-IV运算序列，在进一步转化为N/4长度的离散傅里叶变换DFT数字序列，并将所述N/4长度的离散傅里叶变换DFT数字序列映射为复数序列；所述预处理及前旋处理模块在所述低延迟改进型离散余弦反变换运算LD-IMDCT中对所述第二音频数据采取的所述第二预处理为将第二音频数据序列映射为复数序列。

4.如权利要求1所述的加速编解码专用集成电路，其中，所述硬件加速器还包括：

后旋及后处理模块，用于在所述加速的低延迟改进型离散余弦变换运算LD-MDCT中对所述第一音频数据进行后旋处理和第一后处理，和/或在所述加速的低延迟改进型离散余弦反变换运算LD-IMDCT中对所述第二音频数据进行所述后旋处理和第二后处理，所述第一后处理为将经过所述后旋处理的所述第一音频数据输出，所述第二后处理为将经过所述后旋处理的所述第二音频数据重新构造并输出。

5.如权利要求1所述的加速编解码专用集成电路，其中，所述加速编解码专用集成电路还包括：

中央处理器，其向所述硬件加速器发出控制信号，所述控制信号控制所述硬件加速器进行配置和启动，以使所述硬件加速器进行所述加速的低延迟改进型离散余弦变换运算LD-MDCT和/或所述加速的低延迟改进型离散余弦反变换运算LD-IMDCT，所述中央处理器接收所述硬件加速器反馈的用于指示所述加速的低延迟改进型离散余弦变换运算LD-MDCT和/或所述加速的低延迟改进型离散余弦反变换运算LD-IMDCT已经完成的指示信号。

6.如权利要求5所述的加速编解码专用集成电路，其中，所述中央处理器包括，

硬件加速器控制模块，其当所述硬件加速器接收到所述第一音频数据和/或所述第二音频数据时，生成所述控制信号，所述硬件加速器控制模块包括寄存器，所述寄存器对处理数据进行判断，并通过多个多路开关对后旋及后处理模块和预处理及前旋处理模块的处理过程进行选择；

所述硬件加速器控制模块还包括第二中断处理，对所述多级离散傅里叶变换中的各级运算进行控制。

7.如权利要求1所述的加速编解码专用集成电路，其中，

所述第一音频数据为脉冲编码调制(PCM)数据帧；并且所述第二音频数据为频谱系数帧。