[发明专利]半导体封装结构和其制造方法

说明书

本发明涉及一种半导体封装结构以及用于制造半导体封装结构的方法。所述半导体封装结构包含：衬底，其具有第一表面和与所述第一表面相对的第二表面；第一包封物，其安置于所述衬底的所述第一表面上，且界定具有侧壁的腔，其中容纳空间由所述第一包封物的所述腔的所述侧壁和所述衬底界定，且所述容纳空间具有体积容量；以及连接元件，其邻近于所述衬底的所述第一表面且在所述腔中，其中所述连接元件的体积大体上等于所述容纳空间的所述体积容量。

技术领域

本发明涉及一种半导体封装结构以及一种制造方法，且涉及一种包含包封物以及延伸超出所述包封物的至少一个连接元件的半导体封装结构及其制造方法。

背景技术

一般来说，半导体封装可包含：衬底，其具有安置在所述衬底上方的半导体裸片；插入件(interposer)；互连件(interconnects)，其用以形成所述衬底与所述插入件之间的电连接；以及模制化合物(molding compound)，其形成于所述衬底与所述插入件之间，以包封所述半导体裸片和所述互连件。然而，与一些半导体封装指定的厚度(例如小于约0.5毫米(mm))相比，此类半导体封装的厚度较大(例如大于约1.0毫米(mm))。另外，通过插入件表面上的垫来将半导体封装接合到主板(例如印刷电路板)可为困难的，因此，此类半导体封装的制造工艺的质量和良率可能较低。

发明内容

在一些实施例中，一种半导体封装结构包含：衬底，其具有第一表面以及与所述第一表面相对的第二表面；第一包封物，其安置于所述衬底的所述第一表面上，且界定具有侧壁的腔，其中容纳空间由所述第一包封物和所述衬底的腔的侧壁界定，且所述容纳空间具有体积容量；以及连接元件，其邻近于所述衬底的第一表面，且在所述腔中，其中所述连接元件的体积大体上等于所述容纳空间的体积容量。

在一些实施例中，一种用于制造半导体封装结构的方法包含：(a)提供衬底和第一半导体裸片，其中所述衬底具有第一表面和第二表面，且所述第一半导体裸片电连接到所述衬底的所述第一表面；(b)形成邻近于所述衬底的所述第一表面的至少一个焊料凸块；(c)形成第一包封物以包封所述第一半导体裸片和所述焊料凸块；(d)薄化所述第一包封物和所述焊料凸块，以截短所述焊料凸块，且形成所述第一包封物的外表面，其中所述截短的焊料凸块安置于由所述第一包封物界定的腔中，且所述腔的侧壁从所述第一包封物的所述外表面延伸到所述衬底的所述第一表面；以及(e)回焊所述截短的焊料凸块以形成连接元件，其中所述连接元件的外围表面与所述腔的侧壁之间界定一间隙，且所述连接元件延伸超出所述第一包封物的所述外表面。

附图说明

当结合附图阅读时，从以下具体实施方式易于理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1说明根据本发明的一些实施例的半导体封装结构的剖面图。

图2说明图1所示的半导体封装结构的区域‘A’的放大视图。

图3说明根据本公开的一些实施例的半导体封装结构的区域的放大视图。

图4说明根据本公开的一些实施例的半导体封装结构的剖面图。

图5说明图4中所示的半导体封装结构的区域‘B’的放大视图。

图6说明根据本公开的一些实施例的半导体封装结构的剖面图。

图7说明根据本公开的一些实施例的半导体封装结构的剖面图。

图8说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图9说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图10说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。