[发明专利]芯片封装构造及其电路板

说明书

一种芯片封装构造包含电路板、芯片及填充胶，借由形成于该电路板上的阻焊层的边界设计，以降低该填充胶的胶量，且使胶量降低的该填充胶能填充于该电路板及该芯片之间外，更能覆盖被该阻焊层显露的多个线路，以避免被显露的该些线路氧化。

技术领域

本发明是关于一种芯片封装构造及其电路板，特别是一种以阻焊层的边界设计，以降低填充胶的胶量的芯片封装构造及电路板。

背景技术

此处的陈述仅提供与本发明有关的背景信息，而不必然地构成现有技术。

现有的一种电路板会以阻焊层覆盖多个线路，并显露出各该线路的内引脚，该阻焊层会于相邻的边界之间形成角隅空间，为使该角隅空间能被填充于芯片及该电路板之间的填充胶覆盖，通常会使用大量的填充胶，以使该填充胶填充该角隅空间，以避免被判定为不良品，然而当该填充胶填充至该角隅空间时，会造成该填充胶溢流并过度覆盖该阻焊层，而不符规格要求。

此外，由于芯片封装构造的微小化，并不允许填充大量的填充胶，因此，相对地也造成了该填充胶无法填充该角隅空间的问题。

发明内容

本发明的主要目的是借由阻焊层的边界设计，降低填充于芯片与电路板之间的填充胶的胶量，且在降低该填充胶的胶量的状态下，该填充胶仍可覆盖被该阻焊层显露的多个线路，以避免被显露的该些线路氧化。

本发明的一种电路板包含基板、多个线路及阻焊层，该基板具有表面，该表面包含芯片设置区、填充胶覆盖区及线路设置区，该填充胶覆盖区位于该芯片设置区及该线路设置区之间，该芯片设置区至少具有第一边界及第二边界，该第二边界相邻该第一边界，该些线路设置于该表面，该线路具有内接脚、第一导线段及第二导线段，该第一导线段位于该内接脚与该第二导线段之间，该内接脚位于该芯片设置区，该第一导线段位于该填充胶覆盖区，该第二导线段位于该线路设置区，该阻焊层覆盖该线路设置区及该些第二导线段，并显露出该芯片设置区、该填充胶覆盖区、该些内接脚及该些第一导线段，该阻焊层至少具有第三边界及第四边界，该第三边界相邻该第四边界，该第三边界对应该第一边界，该第四边界对应该第二边界，第一轴线沿着该第一边界延伸与该第四边界相交于第一交点，第二轴线沿着该第二边界延伸与该第三边界相交于第二交点，该第一轴线与该第二轴线相交于第三交点，第三轴线沿着该第三边界延伸，第四轴线沿着该第四边界延伸与该第三轴线相交于第四交点，以该第一交点、该第二交点及该第三交点间的连线定义第一区域，该第一区域为该填充胶覆盖区的一部分，该第一区域位于该填充胶覆盖区的角隅，该第一区域具有第一面积，以该第一交点、该第二交点及该第四交点间的连线定义第二区域，该阻焊层覆盖该第二区域，且覆盖该第二区域上的该阻焊层具有第二面积，该第二面积不小于该第一面积。

本发明的目的还可以采用以下技术措施进一步实现。

前述的电路板，其中该第二面积等于该第一面积。

前述的电路板，其中第五轴线连接该第一交点与该第二交点，该阻焊层覆盖至该第五轴线。

前述的电路板，其中该第一交点与该第三交点之间具有第一距离，该第二交点与该第三交点之间具有第二距离，该第一距离不小于该第二距离。

前述的电路板，其中该第一交点与该第三交点之间具有第一距离，该第二交点与该第三交点之间具有第二距离，该第一距离不大于该第二距离。

前述的电路板，其另包含至少一个加固板，该加固板包含第一部及第二部，该第一部位于该填充胶覆盖区的该第一区域，该第二部位于该线路设置区，且该阻焊层覆盖第二部。

本发明的一种芯片封装构造包含上述的该电路板、芯片及填充胶，该芯片，设置于该芯片设置区，该芯片具有多个凸块，各该凸块连接该内接脚，该填充胶填充于该基板与该芯片之间，且该填充胶覆盖该填充胶覆盖区及该第一导线段，该填充胶接触该阻焊层。

本发明的目的还可以采用以下技术措施进一步实现。