[发明专利]互连结构及其形成方法

说明书

本申请公开了一种互连结构及其形成方法，该方法包括：提供衬底，衬底包括有源区；在衬底上形成介质层，介质层具有贯穿介质层的开口，开口暴露有源区的表面；在开口的底部形成第一金属层；形成第一金属层之后，对第一金属层中的顶部区域进行钝化处理，形成第一阻挡层；在所述第一阻挡层之后，进行退火处理，使开口底部剩余的第一金属层与有源区表面的材料反应以形成金属硅化物层；在形成金属硅化物层之后，在第一阻挡层的表面、开口的侧壁形成第二阻挡层；以及在形成第二阻挡之后，在开口中形成填满开口的第二金属层。本申请所公开的互连结构及其形成方法提高了互连结构的性能。

技术领域

本申请涉及半导体技术领域，尤其涉及一种互连结构及其形成方法。

背景技术

随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几十亿甚至上百亿器件的规模，金属互连技术广泛实用。对于10nm及以下节点，降低互连结构的接触电阻(Rc)对于改善器件性能变得越来越重要。

在采用钨(W)作为导电连接层的材料并采用氮化钛(TiN)作为扩散抑制层的材料的情况下，整个互连结构的接触电阻应该是钨的电阻与氮化钛的电阻的总和。众所周知，导电连接层的体积越大，其电阻越低。为了使导电连接层能够具备更大的体积，在不改变器件整体尺寸的情况下，通常可以考虑减小氮化钛层的厚度以便为导电连接层腾出更多空间。然而，如果过度牺牲氮化钛层的厚度，在钛离子与导电连接层沉积过程中产生的氟离子结合而变成氟化钛气体离开之后，所剩的氮化钛层可能已经无法实现扩散抑制的效果。

因此，还需要对互连结构形成方法进行改进。

发明内容

鉴于以上所述现有技术的缺点，本申请的目的在于提供一种互连结构及其形成方法，该方法提高了互连结构的性能。

本申请的一个方面提供了一种互连结构的形成方法，包括：提供衬底，所述衬底包括有源区；在所述衬底上形成介质层，所述介质层具有贯穿所述介质层的开口，所述开口暴露所述有源区的表面；在所述开口的底部形成第一金属层；形成所述第一金属层之后，对所述第一金属层中的顶部区域进行钝化处理，形成第一阻挡层；在形成所述第一阻挡层之后，进行退火处理，使所述开口底部剩余的第一金属层与所述有源区表面的材料反应以形成金属硅化物层；在形成所述金属硅化物层之后，在所述第一阻挡层的表面、所述开口的侧壁形成第二阻挡层；以及在形成所述第二阻挡之后，在所述开口中形成填满所述开口的第二金属层。

可选地，所述第一金属层的材料包括钛，所述第一阻挡层和所述第二阻挡层的材料均包括氮化钛。

可选地，在进行所述钝化处理之前，所述第一金属层的厚度为100埃至160埃。

可选地，所述第一阻挡层的厚度为20埃至25埃。

可选地，所述第二阻挡层的厚度为10埃至40埃。

可选地，所述钝化处理包括氮气等离子体处理。

可选地，所述退火处理包括动态表面退火处理。

可选地，形成所述第一金属层的工艺为物理气相沉积工艺。

可选地，形成所述第二阻挡层的工艺包括原子层沉积工艺。

本申请还提供一种互连结构，包括：衬底，所述衬底包括有源区；介质层，位于所述衬底上并具有贯穿所述介质层的开口，所述开口位于所述有源区上；金属硅化物层，位于所述开口的底部的有源区表面；第一阻挡层，位于所述金属硅化物层表面；第二阻挡层，位于所述第一阻挡层的表面以及所述开口的侧壁，且所述开口的侧壁的第二阻挡层与介质层接触；以及第二金属层，位于所述第二阻挡层的表面并填满所述开口。

可选地，所述金属硅化物层的厚度为75埃至140埃。

可选地，所述第一阻挡层的厚度为20埃至25埃。

可选地，所述第二阻挡层的厚度为10埃至40埃。