[发明专利]制造半导体器件的方法、半导体制造装置和半导体器件

说明书

提供了使用热可分解层制造半导体器件的方法、半导体制造装置和半导体器件。所述方法包括：在衬底上形成蚀刻目标层；在所述蚀刻目标层上形成彼此间隔开的热可分解图案；形成至少覆盖所述热可分解图案的侧壁的第一掩模图案；和通过加热方法去除所述热可分解图案以暴露所述第一掩模图案的侧壁。

相关申请的交叉引用

本专利申请要求于2019年6月14日在韩国知识产权局提交的韩国专利申请No.10-2019-0070864的优先权，其公开内容通过引用全部合并于此。

技术领域

本发明构思的实施例涉及使用热可分解层制造半导体器件的方法、半导体制造装置和/或半导体器件。

背景技术

由于半导体器件的小尺寸、多功能特性和/或低制造成本，其在电子工业中被广泛使用。半导体器件可以被分类为存储逻辑数据的半导体存储器件、处理逻辑数据的半导体逻辑器件以及具有半导体存储器件的功能和半导体逻辑器件的功能的混合半导体器件。半导体器件已经高度集成，并且半导体器件的结构越来越复杂。

发明内容

在一方面，制造半导体器件的方法可以包括：在衬底上形成蚀刻目标层；在所述蚀刻目标层上形成彼此间隔开的热可分解图案；形成覆盖所述热可分解图案的侧壁的第一掩模图案；和通过加热方法去除所述热可分解图案以暴露所述第一掩模图案的侧壁。

在一方面，制造半导体器件的方法可以包括：在衬底上形成彼此间隔开的导电图案；形成填充所述导电图案之间的空间并且覆盖所述导电图案的热可分解层；通过去除所述热可分解层的上部来形成热可分解图案，所述热可分解图案部分地填充所述导电图案之间的空间并且暴露所述导电图案的上侧壁；共形地形成覆盖所述导电图案和所述热可分解图案的第一覆盖层；去除所述热可分解图案以形成暴露所述导电图案的下侧壁的第一间隙区域；和在所述第一覆盖层上形成第二覆盖层。

在一方面，半导体制造装置可以包括：转移室；至少一个热可分解层沉积室，所述至少一个热可分解层沉积室连接到所述转移室并被配置为通过供应第一单体和第二单体来沉积由聚合物形成的热可分解层；至少一个退火室，所述至少一个退火室连接到所述转移室并被配置为分解所述热可分解层；和至少一个覆盖层沉积室，所述覆盖层沉积室连接到所述转移室并被配置为沉积覆盖层。

在一方面，半导体器件可以包括：在衬底上彼此相邻的第一导电图案和第二导电图案，所述第一导电图案具有与所述第二导电图案相邻的第一上侧壁，所述第二导电图案具有与所述第一上侧壁相邻的第二上侧壁；第一覆盖层，所述第一覆盖层与所述第一上侧壁和所述第二上侧壁接触并且连接所述第一上侧壁和所述第二上侧壁以在所述第一导电图案和所述第二导电图案之间提供间隙区域，所述第一覆盖层在其上限定凹陷区域；和填充所述凹陷区域的第二覆盖层。

附图说明

鉴于附图和随附的详细描述，本发明构思将变得更加显而易见。

图1A至图1I是示出根据本发明构思的一些实施例的制造半导体器件的方法的截面图。

图2是示出根据本发明构思的一些实施例的热可分解层的沉积工艺和分解工艺的视图。

图3是示出根据本发明构思的一些实施例的制造半导体器件的方法的截面图。

图4A至图4I是示出根据本发明构思的一些实施例的制造半导体器件的方法的截面图。

图5A至图5G是示出根据本发明构思的一些实施例的制造半导体器件的方法的截面图。

图6是示出根据本发明构思的一些实施例的半导体制造装置的俯视图。

图7是热可分解层沉积室的截面图。

图8是示出根据本发明构思的一些实施例的半导体制造装置的俯视图。