[发明专利]用于具有指令再循环的多级保留站的方法和设备

说明书

描述了用于多级保留站的处理器和方法。例如，设备的一个实施例包括：执行电路，包括用于执行多个操作的多个功能单元；保留站，包括用于存储将在功能单元中的一个或多个上执行的对应多个操作的多个条目，保留站包括：第一RS级，用于保存第一子集的多个操作，其准备好供一个或多个功能单元执行或其期望准备好供功能单元执行；第二RS级，用于保存第二子集的多个操作，其不期望准备好供功能单元执行；操作评估电路，用于评估第一RS级中的操作，并且响应于标识不期望准备好执行的一个或多个操作，以促使一个或多个操作从第一RS级被移动到第二RS级。

技术领域

本发明一般涉及计算机处理器和软件的领域。更特定地，本发明涉及用于具有指令再循环的多级保留站的方法和设备。

背景技术

保留站（RS）用于在乱序（OOO）执行机器中在向指令分配处理资源的分配阶段与向处理器的功能单元分派指令（潜在地作为微操作的集合）的分派阶段之间保存指令。当前保留站等待直到所有指令源准备好为止，并且然后调度指令用于执行。RS结构是大面积、高功率、时序关键的，并且对于实现现代高性能OOO架构中的性能是关键的。增长RS结构以保存更多指令对于提高性能是关键的，然而以传统方式增长被当前设计的面积、功率和时序成本阻碍。

附图说明

结合以下附图，从下面的详细描述中能够获得对本发明的更好理解，在以下附图中：

图1A是图示了根据本发明的实施例的示范性有序取（fetch）、解码、引退流水线和示范性寄存器重命名、乱序发布/执行流水线两者的框图；

图1B是图示了根据本发明的实施例，要包括在处理器中的示范性寄存器重命名、乱序发出/执行架构核和有序取、解码、引退核的示范性实施例两者的框图；

图2是根据本发明的实施例的带有集成存储器控制器和图形的多核处理器和单核处理器的框图；

图3图示了根据本发明的一个实施例的系统的框图；

图4图示了根据本发明的实施例的第二系统的框图；

图5图示了根据本发明的实施例的第三系统的框图；

图6图示了根据本发明的实施例的片上系统（SoC）的框图；

图7图示了根据本发明的实施例，与软件指令转换器的使用进行对照来将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图；

图8图示了二级保留站的一个实施例；

图9图示了第二级保留站的一个实施例的附加细节；

图10A-B图示了根据本发明的一个实施例的方法；以及

图11图示了根据一个实施例的测试结果。

具体实施方式

在下面的描述中，出于解释的目的，陈述了许多特定的细节以便提供下面描述的本发明的实施例的详尽理解。然而，本领域的技术人员将明白，可在没有某些这些特定细节的情况下实践本发明的实施例。在其它实例中，以框图形式示出已知的结构和装置，以免混淆本发明的实施例的基础原理。

示范性处理器架构和数据类型

图1A是框图，其示出根据本发明的实施例的示范性有序取、解码、引退流水线和示范性寄存器重命名、乱序发布/执行流水线两者。图1B是框图，其示出根据本发明的实施例的要被包括在处理器中的有序取、解码、引退核的示范性实施例和示范性寄存器重命名、乱序发布/执行架构核两者。图1A-B中的实线框示出流水线和核的有序部分，而虚线框的可选附加示出寄存器重命名、乱序发布/执行流水线和核。