[发明专利]离散余弦变换/反离散余弦变换DCT/IDCT系统和方法

说明书

本申请涉及离散余弦变换/反离散余弦变换(DCT/IDCT)系统和方法。本公开涉及用于使用在脉动阵列电路中实现的CORDIC算法来执行离散余弦变换和反离散余弦变换(DCT/IDCT)的系统和方法，脉动阵列电路包括多个单元或节点，每个单元或节点包含用于实现CORDIC算法的电路。DCT/IDCT控制电路将由脉动阵列电路生成的脉动阵列输出矩阵与可包括所定义的缩放值或实际余弦值的缩放因子相乘。DCT/IDCT控制电路引起经缩放的脉动阵列输出矩阵传输至组合电路，在该组合电路中将DCT/IDCT输入矩阵与经缩放的脉动阵列输出矩阵组合以提供DCT/IDCT输出矩阵。DCT/IDCT控制电路还将旁路信息传输至脉动阵列电路中的单元或节点的至少部分。

技术领域

本公开涉及能够执行离散余弦变换和反离散余弦变换的电路，更具体地，涉及能够执行与DCT/IDCT运算相关联的数学运算的电路。

背景技术

信号和图像处理往往需要将基于时域的信息转换为频域，以便在相对短的时间段内执行诸如形状检测和对象识别之类的有意义的动作。要求此类形状检测和对象识别的应用包括但不限于自主驾驶、虚拟现实、增强现实、无人机交通工具操作、以及诸如卷积神经网络之类的人工智能深度学习应用。通常，多维离散余弦变换DCT和反离散余弦变换IDCT呈现计算密集型运算，这些计算密集型运算在跨各种各样的应用有益的同时对处理器和存储器电路造成相当大的负担。

附图说明

随着以下具体实施方式进行并且在参照附图时，要求保护的主题的各实施例的特征和优点将变得显而易见，其中，相同的数字指代相同的部件，并且其中：

图1是根据本文中所描述的至少一个实施例的说明性离散余弦变换/反离散余弦变换DCT/IDCT系统的框图，该DCT/IDCT系统包括多个DCT/IDCT脉动阵列电路、组合电路，该组合电路用于从这些脉动阵列电路中的每个脉动阵列电路接收相应的脉动阵列输出并且将脉动阵列输出矩阵与DCT/IDCT输入阵列组合以提供DCT/IDCT输出矩阵；

图2是根据本文中所描述的至少一个实施例的说明性系统的框图，该系统确定用于示例的一维1D DCT/IDCT输入矩阵的DCT/IDCT；

图3是根据本文中所描述的至少一个实施例的说明性系统的框图，该系统确定用于示例的n维(nD)DCT/IDCT输入矩阵的DCT/IDCT；

图4是根据本文中所描述的至少一个实施例的说明性CORDIC电路的示意图，该CORDIC电路提供在实现由脉动阵列电路实现的余弦函数运算时有用的单元或节点；

图5是根据本文中所描述的至少一个实施例的说明性确定方法的示意图，该确定方法用于确定在图4中所描绘的CORDIC算法中使用的旁路位；

图6是根据本文中所描述的至少一个实施例的包括多个CORDIC阵列的脉动阵列的框图，这些CORDIC阵列中的每个CORDIC阵列包含多个CORDIC电路级，诸如图4中所描绘的CORDIC电路级；

图7是根据本文中所描述的至少一个实施例的说明性乘法器电路的示意图，该乘法器电路用于将表示常数缩放因子的值与由CORDIC阵列(诸如图6中所描绘的CORDIC阵列)生成的输出组合；

图8是根据本文中所描述的至少一个实施例的说明性乘法器电路的示意图，该乘法器电路将表示余弦缩放因子的值与由CORDIC阵列(诸如图6中所描绘的CORDIC阵列)生成的输出值组合；

图9是根据本文中所描述的至少一个实施例的说明性二维2D系统的框图，该二维系统用于使用并联的两个脉动阵列电路来确定DCT/IDCT；

图10是根据本文中所描述的至少一个实施例的说明性的基于处理器的电子设备的示意图，该基于处理器的电子设备包括中央处理单元(CPU)或处理器电路、DCT/DCT控制电路130、以及一个或多个脉动阵列电路；