[发明专利]用于矩阵运算的加速器系统和方法

权利要求书

1.核心电路，所述核心电路包括：

处理器电路；

重排序缓冲器(ROB)电路，所述重排序缓冲器(ROB)电路被耦合到所述处理器电路；以及

保留站(RS)电路，所述保留站(RS)电路包括矩阵乘法单元分派影子队列(RS-TDQ)电路，所述RS电路用于：

将至少一个第一矩阵运算分派给设置在通信地耦合到所述RS电路的矩阵乘法单元(TMU)中的TDQ电路；

将所述至少一个第一矩阵运算分派给所述RS-TDQ电路；

在通过所述TMU来执行所述至少一个第一矩阵运算时从所述TMU接收分派指示；

向所述ROB电路传送信号，所述信号包括指示通过所述TMU完成所述至少一个第一矩阵运算的信息；

使所述ROB电路提交所述至少一个第一矩阵运算；并且

使来自所述至少一个第一矩阵运算的数据从TMU缓冲器(TMB)电路转移到存储器电路。

2.根据权利要求1所述的核心电路，进一步包括：

高速缓存存储器电路，所述高速缓存存储器电路被通信地耦合到所述处理器电路；

其中为了使来自所述至少一个第一矩阵运算的数据从TMU缓冲器(TMB)电路转移到存储器电路，所述RS电路进一步：

使包括通过所述至少一个第一矩阵运算所生成的二维数组的输出拼贴寄存器从所述TMB电路转移到所述高速缓存存储器电路。

3.根据权利要求1所述的核心电路，其中为了使来自所述至少一个第一矩阵运算的数据从TMU缓冲器(TMB)电路转移到存储器电路，所述RS电路进一步：

使包括通过所述至少一个第一矩阵运算所生成的二维数组的输出拼贴寄存器从所述TMB电路转移到通信地耦合到所述核心电路的系统存储器电路。

4.根据权利要求1至3中任一项所述的核心电路，所述RS电路进一步：

将至少一个第二矩阵运算分派给所述TDQ电路，所述第二矩阵运算取决于来自所述至少一个第一矩阵运算的所述数据；

将所述至少一个第一矩阵运算分派给TDQ影子队列电路；

在通过所述TMU来执行所述至少一个第二矩阵运算时从所述TMU接收分派指示；

向所述ROB电路传送信号，所述信号包括指示通过所述TMU完成所述至少一个第二矩阵运算的信息；

使所述ROB电路提交所述至少一个第二矩阵运算；并且

使来自所述至少一个第二矩阵运算的数据从所述TMB电路转移到存储器电路。

5.根据权利要求4所述的核心电路，其中为了将至少一个第二矩阵运算分派给所述TDQ电路，所述RS电路进一步：

响应于将所述至少一个第一矩阵运算分派给所述TDQ电路而将所述至少一个第二矩阵运算分派给所述TDQ电路。

6.根据权利要求4所述的核心电路，其中为了将至少一个第二矩阵运算分派给所述TDQ电路，所述RS电路进一步：

响应于接收到将所述至少一个第一矩阵运算分派给所述TMU中的矩阵乘法(TMM)电路的指示而将所述至少一个第二矩阵运算分派给所述TDQ电路。

7.根据权利要求4所述的核心电路，其中为了使来自所述至少一个第二矩阵运算的数据从TMU缓冲器(TMB)电路转移到存储器电路，所述RS电路进一步：

使通过所述至少一个第二矩阵运算所生成的二维数组从所述TMB电路转移到存储器电路，所述存储器电路包括以下各项中的至少一个：处理器高速缓存电路或系统存储器电路。

8.根据权利要求1至3中任一项所述的核心电路，所述RS电路进一步响应于从所述处理器电路接收到以下各项中的至少一个的指示：与所述至少一个第一矩阵运算相关联的误推测或与所述至少一个第一矩阵运算相关联的误预测：

使从所述RS-TDQ电路中取消所述至少一个第一矩阵运算；并且

使从所述TDQ电路中取消所述至少一个第一矩阵运算。