[发明专利]GOA电路及显示面板

权利要求书

1.一种GOA电路，其特征在于，包括多级级传的GOA单元，每一级GOA单元均包括：上拉控制模块、上拉模块、第一下拉模块、第二下拉模块、第一下拉维持模块、第二下拉维持模块、逻辑寻址模块以及反相器模块；

所述上拉控制模块接入第N-2级级传信号，并电性连接于第一节点和第四节点，用于在所述第N-2级级传信号及所述第四节点的电位的控制下将所述第N-2级级传信号输出至所述第一节点；

所述上拉模块接入第一时钟信号、第二时钟信号和第三时钟信号，并电性连接于所述第一节点、第五节点、第六节点以及第七节点，用于在所述第一节点的电位控制下输出本级级传信号、本级第一扫描信号以及本级第二扫描信号；

所述第一下拉模块接入第N+2级级传信号和第一参考低电平信号，并电性连接于所述第一节点和所述第四节点，用于根据所述第N+2级级传信号、所述第一参考低电平信号及所述第四节点的电位下拉所述第一节点的电位；

所述第二下拉模块接入所述第N-2级级传信号、重置信号以及第二参考低电平信号，并电性连接于第二节点以及第三节点，用于根据所述第N-2级级传信号、所述重置信号、所述第二参考低电平信号以及所述第三节点的电位下拉所述第二节点的电位；

所述第一下拉维持模块接入所述第一参考低电平信号，并电性连接于所述第一节点、所述第二节点及所述第四节点，用于在所述第一下拉模块下拉所述第一节点的电位后，根据所述第一参考低电平信号、所述第二节点的电位及所述第四节点的电位维持所述第一节点的低电位；

所述第二下拉维持模块接入所述第一参考低电平信号与第三参考低电平信号，并电性连接于所述第二节点、所述第五节点、所述第六节点以及所述第七节点，用于根据所述第一参考低电平信号、所述第三参考低电平信号以及所述第二节点的电位维持所述本级级传信号、所述本级第一扫描信号以及所述本级第二扫描信号的低电位；

所述逻辑寻址模块接入所述第N-2级级传信号、参考高电平信号、所述第一参考低电平信号、所述重置信号、第一控制信号以及第二控制信号，并电性连接于所述第一节点和所述第二节点，用于在空白时间内根据所述第N-2级级传信号、所述参考高电平信号、所述重置信号、所述第一控制信号、所述第二控制信号以及所述第二节点的电位控制所述第一节点的电位；

所述反相器模块接入所述第二参考低电平信号和所述参考高电平信号，并电性连接于所述第一节点及所述第二节点，用于将所述第二节点与所述第一节点的电位保持反相；

其中，所述逻辑寻址模块包括第三十三晶体管、第三十四晶体管、第七十一晶体管、第七十二晶体管、第七十三晶体管、第八十一晶体管、第八十二晶体管以及第三电容；

所述第三十三晶体管的栅极电性连接于所述第二节点，所述第三十三晶体管的源极接入所述第一参考低电平信号，所述第三十三晶体管的漏极与所述第三十四晶体管的源极电性连接，所述第三十四晶体管的栅极接入所述第一控制信号，所述第三十四晶体管的漏极、所述第八十一晶体管的漏极以及所述第八十二晶体管的源极电性连接，所述第八十一晶体管的栅极、所述第七十三晶体管的栅极、所述七十二晶体管的漏极以及所述第三电容的第二端均电性连接于所述第三节点，所述第八十一晶体管的源极与所述第七十三晶体管的漏极电性连接，所述第八十二晶体管的栅极接入所述重置信号，所述第八十二晶体管的漏极电性连接于所述第一节点，所述第三电容的第一端接入所述参考高电平信号，所述第七十一晶体管的栅极和第七十二晶体管的栅极均接入所述第二控制信号，所述第七十一晶体管的源极接入所述第N-2级级传信号，所述第七十一晶体管的漏极、所述第七十二晶体管的源极以及所述第七十三晶体管的源极电性连接。

2.根据权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括：第十一晶体管和第十二晶体管；

所述第十一晶体管的栅极、所述第十一晶体管的源极以及所述第十二晶体管的栅极均接入所述第N-2级级传信号，所述第十一晶体管的漏极与所述第十二晶体管的源极均电性连接于所述第四节点，所述第十二晶体管的漏极电性连接于所述第一节点。