[发明专利]封装中系统网络处理器

说明书

本公开涉及可包括数据处理管芯中的网络处理器和基管芯中的封装上存储器的集成电路装置。数据处理管芯可实现一个或多个网络功能性，所述一个或多个网络功能性可与基管芯中的低时延大容量存储器交换数据。数据处理管芯可以是可编程组构，它可在操作期间被动态地重新配置。

背景技术

本公开涉及用于数据处理应用的单封装多管芯装置，更特定地，涉及可与封装上存储器交换数据的网络处理器。

该部分旨在向读者介绍可与下面描述的和/或要求保护的本公开的各个方面有关的技术（art）的各个方面。相信该论述有助于向读者提供背景信息以促进更好地理解本公开的各个方面。因此，可理解，这些陈述要以这种观点（in this light）被解读，而不是作为现有技术的承认。

采用数据处理的许多电子应用可从大型数据结构的大容量、低时延和/或高吞吐量存储器获益。执行这种此类数据处理的应用的示例包括联网、数据中心、存储、有线、无线或其它通信系统。这些应用可采用大型数据结构来执行网络功能。数据结构的示例包括如查找表（例如，散列表）、流量（traffic）管理器、QoS队列、策略器（policer）、统计信息（statistics）、系统、链接列表管理或有效负载缓冲器。访问这些数据结构的带宽和/或时延可能是这些系统的性能中的限制因素。为了提供大容量、高带宽和/或低时延存储器，通常使用依赖于外部装置的昂贵解决方案。

附图说明

通过阅读以下详细描述并通过参考附图，可更好地理解本公开的各个方面，在附图中：

图1是根据一实施例的可通过网络应用的电路设计进行编程的可编程逻辑装置的框图；

图2是根据一实施例的包括可编程逻辑装置的封装的框图，在所述可编程逻辑装置中组构管芯（fabric die）与具有低时延存储器的基管芯（base die）垂直地堆叠在一起；

图3是根据一实施例的图2的可编程逻辑装置的示例逻辑布置的框图；

图4是根据一实施例的示出可编程逻辑装置的含有具有嵌入式存储器的可编程逻辑组构的组构管芯以及可编程逻辑装置的含有低时延存储器以支持组构管芯的操作的基管芯的框图；

图5是根据一实施例的图2的封装中的组构管芯的示例拓扑的框图；

图6是根据一实施例的图2的封装中的基管芯的示例拓扑的框图；

图7是根据一实施例的图2的封装中的基管芯的示例拓扑的框图；

图8是根据一实施例的图2的封装中的基管芯的示例拓扑的框图；

图9是根据一实施例的图2的具有与扇区对准的存储器（sector-aligned memory）集成在一起的嵌入式片上网络（NOC）电路系统的可编程装置的示意性框图；

图10是根据一实施例的使用图9的系统的可编程逻辑组构的扇区之间的数据传输的示例，所述图9的系统可用于网络应用；

图11是根据一实施例的使用图9的系统从可编程逻辑组构的扇区到扇区对准的存储器的存储器的数据传输的示例，所述图9的系统可用于网络应用；

图12是根据一实施例的可从具有低时延存储器的可编程逻辑装置获益的联网系统的图；

图13是根据一实施例的实现分组处理电路的可编程逻辑装置的图，所述分组处理电路可采用扇区对准的存储器；

图14是根据一实施例的将低时延存储器用于分组处理的方法的流程图；

图15是根据一实施例的实现分组处理电路的可编程逻辑装置的图，所述分组处理电路可采用扇区对准的存储器和外部存储器的组合；

图16是根据一实施例的将扇区对准的存储器和外部存储器用于分组处理的方法的流程图；