[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；在所述基底上形成分立的核心层；在所述核心层的侧壁形成侧墙；去除所述核心层；去除所述核心层后，以所述侧墙为掩膜，图形化所述基底，形成鳍部，所述鳍部包括器件鳍部和伪鳍部；去除所述侧墙；对所述伪鳍部进行一次或多次的掺杂去除处理，去除所述伪鳍部；所述掺杂去除处理的步骤包括：对整个伪鳍部或部分厚度的伪鳍部进行离子掺杂，适于提高伪鳍部和器件鳍部的刻蚀选择比；去除掺杂有离子的伪鳍部。本发明实施例有利于增大鳍切(fin cut)工艺的工艺窗口。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

在半导体领域中，根据工艺要求，通常还需要形成具有不同间距的鳍部，目前一种做法是通过鳍切(Fin cut)工艺来形成具有不同间距的鳍部。其中，鳍切工艺一般包括鳍先切(Fin Cut first)工艺和鳍后切(Fin Cut last)工艺。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于增大鳍切(fin cut)工艺的工艺窗口。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成分立的核心层；在所述核心层的侧壁形成侧墙；去除所述核心层；去除所述核心层后，以所述侧墙为掩膜，图形化所述基底，形成鳍部，所述鳍部包括器件鳍部和伪鳍部；去除所述侧墙；对所述伪鳍部进行一次或多次的掺杂去除处理，去除所述伪鳍部；所述掺杂去除处理的步骤包括：对整个伪鳍部或部分厚度的伪鳍部进行离子掺杂，适于提高伪鳍部和器件鳍部的刻蚀选择比；去除掺杂有离子的伪鳍部。

相应的，本发明实施例还提供一种半导体结构，包括：衬底；分立于所述衬底上的鳍部，包括器件鳍部和伪鳍部，其中，所述伪鳍部中具有掺杂离子，所述掺杂离子适于提高所述伪鳍部和所述器件鳍部的刻蚀选择比。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供的半导体结构的形成方法中，对所述伪鳍部进行一次或多次的掺杂去除处理，去除所述伪鳍部；所述掺杂去除处理包括：对整个伪鳍部或部分厚度的伪鳍部进行离子掺杂，适于提高伪鳍部和器件鳍部的刻蚀选择比；去除掺杂有离子的伪鳍部，因此，在去除伪鳍部的过程中，伪鳍部与器件鳍部的刻蚀选择比较大，这有利于降低对器件鳍部造成误刻蚀的概率，从而有利于增大鳍切(fin cut)工艺的工艺窗口，进而有利于提升半导体结构的性能。