[发明专利]基于微片的分组化

说明书

基于微片的分组化方法用于在电子组件之间传输信息。协议栈可以根据从发送设备接收到的信息生成事务层分组，将事务层分组组装到一个或多个微片中，并且利用微片级别的循环冗余校验(CRC)方案来保护微片。可以跨将发送设备连接到接收设备的链路中的一个或多个串行点对点互连来发送已组装的微片。协议栈可以利用通道级别的交织前向纠错(FEC)方案来保护跨每个点对点互连发送的微片信息。

相关申请的交叉引用

本申请要求享有于2019年3月1日提交的美国临时申请第62/812,507号的优先权和权益，其通过引用方式并入本文。

背景技术

PCI快速协议定义了各种分组类型。这些分组类型中的两种是数据链路层分组(DLLP)和事务层分组(TLP)。DLLP具有8字节(8B)的固定长度，并且TLP具有可变长度。在沿着链路发送时，DLLP和TLP包括三个实体：有效载荷、由数据链路层添加的循环冗余校验(LCRC)和由物理层添加的物理层编码。对于TLP，在PCIe协议的版本5.0中，有效载荷具有可变的长度，LCRC为4B，并且物理层编码为4B。因此，由于添加了由PCIe协议栈中的数据链路层和物理层添加的信息，所以TLP的传输存在固定的开销。对于具有大的有效载荷的大型TLP，该开销相对较小，但是对于小的有效载荷的TLP，该开销可能是显著的。

附图说明

图1示出了包括一组互连的组件的示例性计算系统。

图2示出了包括经由PCIe链路互连的一组组件的示例性计算系统。

图3示出了在发送-接收设备对中实现的示例性协议栈对。

图4示出了PCIe TLP在跨链路发送时的示例性格式。

图5示出了针对x4 PCIe链路的示例性微片(flit)定义。

图6示出了针对x8 PCIe链路和x2 PCIe链路的示例性微片定义。

图7示出了针对各种PCIe链路宽度的示例性微片定义的微片特性的表。

图8A-8C示出了根据各种放置规则的示例性微片分组序列。

图9示出了PCIe 5.0TLP效率的表。

图10示出了发送微片的示例性方法。

图11示出了接收微片的示例性方法。

图12是用于发送和接收微片的示例性计算设备的框图。

图13是可以作为实现本文描述的技术的一部分执行指令的示例性处理器核心的框图。

图14示出了示例性计算机可读非暂时性存储介质。

具体实施方式

本公开提供了允许增加通过PCIe链路连接的电子组件之间的分组传输效率的技术。通过将事务层分组(TLP)信息和数据链路层分组(DLLP)信息组装到“微片”中，可以提高效率。跨链路的一个或多个通道发送微片，并且每个微片由微片级别的循环冗余码(CRC)方案保护。跨单个通道发送的微片信息由基于每个通道实现的前向纠错(FEC)方案保护。本文描述的微片级别的CRC方案可以提供比其中链路CRC(LCRC)与跨链路发送的TLP一起发送的当前的PCIe协议版本中的TLP传输效率更高的TLP传输效率。例如，284个符号的微片可以仅包括用于针对目标误码率实现期望的错误检测概率的八个微片级别的CRC符号，这显著地低于伴随根据当前的PCIe协议要求跨链路发送的14个TLP的56个LCRC符号。由于不必通过物理层编码来包装TLP信息，因此可以进一步提高效率。利用基于微片的分组化，由于微片格式定义定义了微片内的TLP位置，因此不一定需要将每个TLP包装在微片中。尽管在某些实施例中关于PCIe协议讨论了本文描述的技术，但是基于微片的分组化可以在其他通信协议中利用。