[发明专利]一种基于Cadence Skill搜寻电源瓶颈的检查方法和系统

说明书

本发明提出了一种基于Cadence Skill搜寻电源瓶颈的检查方法。该方法包括，定义电流量标准；确定待检查的电源和Source‑Recipient电源元件；确定Source‑Recipient电源元件的电流量；定义检查的范围；运行输出低于Source‑Recipient电源元件的电流量的位置，该方法还包括根据需要选择是否输出报告。其中低于Source‑Recipient电源元件的电流量的位置即为电源瓶颈的位置。基于本发明方法，还提出了一种基于Cadence Skill搜寻电源瓶颈的检查系统。本发明可以快速进行Layout Search，大大提高了工作效率和准确度，有利于提高设计质量。

技术领域

本发明属于PCB设计技术领域，特别涉及一种基于Cadence Skill搜寻电源瓶颈的检查方法和系统。

背景技术

目前在市场上有多款PCB设计软件，Cadence作为业界应用最广泛的软件，不仅是它拥有强大的功能和多款相关软件做支撑，还因为它提供了开放式的二次开发接口和较为完善的开发语言库，用户可根据自身的需要进行开发。Skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级程序设计语言，Cadence为Skill语言提供了丰富的交互式函数，研究Skill语言继而编写工具，投入应用可以大大提高工作效率。

在PCB设计中，当电路板完成布局阶段与电源初步规划时，准备提供相关档案给DC做PI review时，如何快速检查电路板内电源通道的瓶颈风险，进而做电源通道走法的优化处理，再提供给DC做PI review，如此一来可以减少PCB Layout工程师逐漏检查的工作时间并且避免PCB Layout工程师因遗漏检查到无法符合DC的Power Budget规范。现有技术的缺点是需要PCB Layout工程师手动逐一搜寻量测所有电源通道的瓶颈风险，耗费时间。需要PCB Layout工程师使用Allegro功能(Measure)逐一点选量测电源的通道，无法确保是否有遗漏，若确有遗漏须将再重新逐一搜寻，工作效率低下。

发明内容

本发明提出了一种基于Cadence Skill搜寻电源瓶颈的检查方法和系统，通过Cadence Skill,减少Layout重工时间，提高PCB布局效率。

为了实现上述目的，本发明提出了一种基于Cadence Skill搜寻电源瓶颈的检查方法,该方法包括：

运行Skill，定义电流量标准；

确定待检查的电源和Source-Recipient电源元件；

确定Source-Recipient电源元件的电流量；

定义检查的范围；

运行输出低于Source-Recipient电源元件的电流量的位置。

进一步的，所述方法还包括：

通过Skill的Report按钮,输出低于Source-Recipient电源元件的电流量位置的报告。

进一步的，所述运行Skill，定义电流量标准包括：

定义每安培包括ETCH宽度的数量；

定义每个贯孔包括电流安培的数量。

进一步的，所述确定Source-Recipient电源元件的电流量包括：

通过直流电源DC的Power Budget,确定Source-Recipient电源元件的电流量。

进一步的，所述定义检查的范围的方法为通过选取“层面”或者“All”定义检查范围。