[发明专利]容三位节点翻转的锁存器

说明书

本发明涉及集成电路领域，具体涉及一种容三位节点翻转的锁存器。包括：输入节点、八个传输门、十六个穆勒C单元，每个穆勒C单元均包括输出端，第一输入端，和第二输入端；十六个穆勒C单元中每个穆勒C单元的第二输入端连接位于穆勒C单元前方第5个穆勒C单元的输出端，或每个穆勒C单元的第二输入端连接位于穆勒C单元后方第3个穆勒C单元的输出端，或者每个穆勒C单元的第二输入端连接位于穆勒C单元前方第7个穆勒C单元的输出端，或者每个穆勒C单元的第二输入端连接位于穆勒C单元后方第5个穆勒C单元的输出端。本发明具有容三位节点电位翻转的功能。

技术领域

本发明涉及集成电路领域，具体涉及一种容三位节点翻转的锁存器。

背景技术

集成电路技术节点的先进给芯片的可靠性带来了很多挑战，其中一个挑战就是单粒子效应带来的软错误。

软错误可能会发生在不同的电子设备中，例如汽车电子、医疗设备等。近些年，由于工艺节点不断先进，器件靠的越来越近，器件尺寸也越来越小，这使得电荷收集和电荷分享导致的单粒子多位翻转成为软错误的一个重要来源。

相关技术中的锁存器在发生节点翻转时，不具有容软错误的功能。由于电荷分享引起的三位节点翻转，使得容一位和两位节点翻转的锁存器失效，也不具备容软错误的功能。

发明内容

本发明提供了一种容三位节点翻转的锁存器，可以解决相关技术中锁存器不具备容三位节点翻转的问题。

本发明提供一种容三位节点翻转的锁存器，所述容三位节点翻转的锁存器包括：输入节点、八个传输门、十六个穆勒C单元MC1至MC16，每个所述穆勒C单元均包括输出端，第一输入端，和第二输入端；

所述十六个穆勒C单元MC1至MC16中包括八个由时钟控制的穆勒C单元，和八个无时钟控制的穆勒C单元，每个所述由时钟控制的穆勒C单元还包括时钟控制端；

一由时钟控制的穆勒C单元和一无时钟控制的穆勒C单元依次交替相连形成环路；其中在前穆勒C单元的输出端连接在后穆勒C单元的第一输入端；所述传输门的一端分别对应连接所述八个由时钟控制的穆勒C单元的输出端，所述传输门的另一端均连接所述输入节点；

每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元前方第5个穆勒C单元的输出端，或每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元后方第3个穆勒C单元的输出端，或者每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元前方第7个穆勒C单元的输出端，或者每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元后方第5个穆勒C单元的输出端。

可选的，一由时钟控制的穆勒C单元和一无时钟控制的穆勒C单元依次交替相连形成环路包括：

一由时钟控制的穆勒C单元和一无时钟控制的穆勒C单元按逆时针方向，依次交替相连形成环路。

可选的，每个所述传输门的一端分别与一由时钟控制的穆勒C单元的输出端相连形成一存储节点；

数据能够在环路中依次到达各个所述存储节点。

可选的，第十六个穆勒C单元的输出端处形成的存储节点为所述容三位节点翻转的锁存器的输出节点。

可选的，每个所述穆勒C单元的第一输入端和第二输入端输入的信号同为高电平或同为低电平。

可选的，每个所述传输门连接时钟控制端；当传输门对应时钟控制端所接收到的时钟信号为低电平时，所述传输门截止；当传输门对应时钟控制端所接收到的时钟信号为高电平时，所述传输门导通。

可选的，当所述无时钟控制的穆勒C单元的第一输入端和第二输入端的逻辑状态相同时，所述无时钟控制的穆勒C单元为反相器功能；当第一输入端和第二输入端的逻辑状态不同时，所述无时钟控制的穆勒C单元输出为高阻态。