[发明专利]基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法

权利要求书

1.基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，其特征在于，包括以下步骤：

S1，FPGA芯片接收逆变侧电压重构的三相开关状态和DSP发送的电流内环的两相交流分量U_1α和U_1β；

S2，FPGA芯片判断逆变侧电压重构的三相开关状态是否正确，如果不正确则执行停机操作；如果正确则进行步骤S3；

S3，通过求电流微分计算电感电压，电感电压U_L由逆变侧输出电流微分计算得到：

式(1)中，i(z)和i(z-1)为离散化后的逆变侧输出电流；

S4，根据逆变器三相开关状态计算其三相输出电压，并滤波处理：设逆变器三相输出的开关状态分别为Ja、Jb、Jc，Ja、Jb、Jc的值与三相桥臂的开关状态有关，根据开关状态计算逆变器输出的三相电压公式如下所示:

在计算完成后添加低通滤波环节，设采样频率为100KHz，截止频率为1K，采用一阶IIR低通滤波器，公式如下：

Y(Z)＝b₀X(Z)+b₁X(Z-1)+a₀Y(Z-1) (3)

式(3)中，b₀、b₁、a₀为滤波系数，X(Z)、Y(Z)为当前输入输出值，X(Z-1)、Y(Z-1)为上一时周期内的输入输出值；

Ja、Jb、Jc只有高低电平的变化，在实际电路中其并不是按理想状态发生高低电平转换，而是存在一个变化的暂态过程，在FPGA芯片接收Ja、Jb、Jc部分采用高速时钟采样，在FPGA芯片程序中设置Tr1、Tr2、Tr3、Tf1和Tf2五个预定时间常数，用于标定开关状态的变化过程，Tr1、Tr2、Tr3表示上升沿变化过程中的三个状态，Tf1、Tf2为下降沿变化过程中的两个状态；

当接收到开关状态变化时，FPGA芯片程序中第一计数器开始计时，当第一计数器计数小于Tr1时，由于此时电平值不高且不稳定，因此设此时间段内Ja为0；当第一计数器计数大于等于Tr1小于Tr2时，此阶段电平处于沿一定斜率稳定上升阶段，设Ja等于f(t)，函数f(t)表示在Tr1和Tr2阶段内Ja的变化值；当第一计数器计数大于等于Tr2小于Tr3时，此阶段会出现一个电平尖峰阶段，然后降到稳定值，设Ja等于g(t)，函数g(t)表示在Tr2和Tr3阶段内Ja的变化值；当第一计数器计数大于等于Tr3时，电平已达到稳定状态，Ja值稳定；同样，在开关电平下降沿时，第二计数器开始计数，当第二计数器计数小于Tf1时，此阶段电平处于按一定斜率快速降低状态，设Ja等于h(t)，函数h(t)表示在Tf1时间内Ja的变化值；当第二计数器计数大于等于Tf1小于Tf2时，此阶段电平处于缓慢降低状态，设Ja等于j(t)，函数j(t)表示在Tf1和Tf2阶段Ja的变化值；当第二计数器计数大于Tf2时，Ja状态已完全稳定在低电平；

Jb和Jc的值采用上述同样方法获得；

S5，计算电容电压，电容电压U_c的计算公式如下：

U_C＝U_Inv+U_L (4)

式(4)中：U_Inv代表U_A,U_B和U_C；U_L为电感电压；

对电容电压U_c进行微分处理即得电容电流i_c：

S6，对电容电流i_c进行Clark变换，转化为静止坐标系下的分量，各分量进行有源阻尼补偿处理，得到两相补偿量I_Cα和I_Cβ：

式(6)中，K_dα和K_dβ分别为I_Cα和I_Cβ的补偿转化系数；

S7，转换完成之后,两相补偿量I_Cα和I_Cβ分别与电流内环的两相交流分量U_1α和U_1β叠加，最后FPGA芯片根据两相叠加量进行SVPWM脉冲计算，产生六路脉冲；

S8，FPGA芯片判断逆变器是否存在故障，若有故障则停止发脉冲，执行停机操作；若没有故障则输出脉冲控制逆变器输出电流。