[发明专利]一种自动化拆分码流及验证码流的测试方法和系统

说明书

一种自动化拆分码流及验证码流的测试方法和系统，可以省去对码流拆分及比对所需的大量耗时，大大提高码流验证的测试效率，并且很好地提升测试准确性。方法包括：(1)读取CASE文件中一个电路的路径及顶层实体名；(2)判断该电路中的配置文件是否存在，是则执行(3)，不是则执行(4)；(3)将配置控制器参数取出，跳转至(5)；(4)在LIST中存放配置的默认值；(5)判断该电路中的码流文件是否存在，是则执行(6)，不是则不进行校验并在结果文件中写入码流文件不存在；(6)根据码流协议对码流拆分；(7)对码流文件及配置控件器的值比对校验并生成结果文件；(8)如果是CASE文件中最后一个电路，则结束流程，如果不是则跳转到(1)。

技术领域

本发明涉及可编程逻辑器件的技术领域，尤其涉及一种自动化拆分码流及验证码流的测试方法，以及一种自动化拆分码流及验证码流的测试系统。

背景技术

随着集成电路技术的发展，FPGA(Field－Programmable Gate Array，现场可编程门阵列)的EDA(Electronics Design Automation，电子设计自动化)软件尤为重要，FPGA的EDA软件不同于其他的软件系统，它集成了包括设计电路、编译电路、调试电路、分析电路等功能。

FPGA EDA工具的主要功能是将电路先转换为网表文件，再对网表文件做后续的装箱、布局、布线、生成配码，码流的正确性对于FPGA来说至关重要。

FPGA EDA软件生成码流的流程是：进行电路设计-网表文件生成-设置配置控制器参数-装箱布局布线-生成配码，配码需要前面所有步骤执行成功才会生成，会将前面的配置控件器参数设置根据配码规则配进相应的码流中，生成码流文件如果成功，可以下载到电路板中进行后续测试。EDA工具对电路的工作流程如图1所示。

但在测试过程中，由于码流文件均由0和1组成，并且一个码流文件正常会有几十MB大小，甚至更大，里面存放了几千万个0和1字节，这个时候对测试人员来说是个挑战，需要耗费大量的时间去拆分码流文件，并且将所配置的配置信息对应到相应的码流位置中。因此，对码流拆分及比对耗时巨大，测试准确性较差，码流验证的测试效率很低。

发明内容

为克服现有技术的缺陷，本发明要解决的技术问题是提供了一种自动化拆分码流及验证码流的测试方法，其可以省去对码流拆分及比对所需的大量耗时，大大提高码流验证的测试效率，并且很好地提升测试准确性。

本发明的技术方案是：这种自动化拆分码流及验证码流的测试方法，其包括以下步骤：

(1)读取CASE文件中存放多个电路中的一个电路的路径及顶层实体名；

(2)判断该电路中的配置文件是否存在，如果存在，则执行步骤(3)，如果不存在，则执行步骤(4)；

(3)将配置控制器参数取出，跳转至步骤(5)；

(4)在列表LIST中存放配置的默认值；

(5)判断该电路中的码流文件是否存在，如果存在，则执行步骤(6)，如果不存在，则不进行校验，并在结果文件中写入码流文件不存在；

(6)根据码流协议对码流进行拆分；

(7)对码流文件及配置控件器的值进行比对校验并生成结果文件；

(8)如果是CASE文件中最后一个电路，则结束流程，如果不是CASE文件中最后一个电路，则跳转到步骤(1)。