[发明专利]一种基于FPGA的抗DPA攻击的AES加密方法

说明书

本发明公开了基于FPGA的抗DPA攻击AES加密方法，利用在初始加密时将明文异或上随机掩码，削弱原本加密过程中密钥和和FPGA动态功耗的强相关性，有效抵抗针对AES加密的DPA攻击。利用重新设计的sTable_mask和掩码解除操作，使输出的加密数据符合标准AES加密规则。将多个sTable_mask存放在一个ROM中，简化了查表操作逻辑。在系统架构上，采用全流水线设计，利用多个ROM查表方式简化级间逻辑复杂度，从而大大提高系统最大工作频率，进而提升系统吞吐量。

技术领域

本发明属于密码攻防领域，涉及一种基于FPGA的抗差分功耗分析攻击的AES加密方法。

背景技术

近年来，随着5G技术逐渐成熟，诸如车联网、远程医疗等依赖高实时性特点的应用场景逐步显现出来，在这些场景中既要保证数据的安全传输，又要满足数据的高吞吐低时延要求，利用FPGA进行数据加解密就成为了一种可行的方案。而传统的基于FPGA的AES加密方法容易受到差分功耗分析(DPA，Differential Power Analysis)攻击，因此需要一种满足高吞吐低时延的抗DPA攻击的FPGA架构。

发明内容

本发明针对现有技术的不足，提出一种基于FPGA的抗DPA攻击AES加密架构，利用在初始加密时将明文异或上随机掩码，削弱原本加密过程中密钥和和FPGA动态功耗的强相关性，有效抵抗针对AES加密的DPA攻击。利用重新设计的sTable_mask和掩码解除操作，使输出的加密数据符合标准AES加密规则。将多个sTable_mask存放在一个ROM中，简化了查表操作逻辑。在系统架构上，采用全流水线设计，利用多个ROM查表方式简化级间逻辑复杂度，从而大大提高系统最大工作频率，进而提升系统吞吐量。

为实现上述目的，本发明的技术方案为一种基于FPGA的抗DPA攻击的AES加密方法，包括以下步骤：

S10，掩码选择模块将明文与随机掩码进行明文掩码操作；

S20，送入数据加密流水线和密钥扩展流水线对数据进行加密；

S30，掩码解除模块解除随机掩码对加密数据的影响；

所述S10，S20，S30步骤中，明文m长度为固定128bit，密钥k长度为128bit或192bit或256bit；将m和k首先以Byte为单位划分为mi，ki，将mi和ki排列为以4Byte为一列的矩阵，将矩阵的第i列各记为Mi，Ki；

所述S10中，掩码选择模块包括计数器，和掩码选择器；其中计数器模拟随机数生成器；掩码选择器根据计数器的计数值，选择相应的掩码传送给掩码解除模块；

所述S20中，密钥扩展流水线为数据加密流水线提供轮密钥，其中数据加密流水线包括若干轮函数模块，每个轮函数模块包括字节替换单元、行移位单元、列混淆单元和轮密钥加单元；密钥扩展流水线包括若干轮密钥生成模块，每个轮密钥生成模块包括简单密钥扩展单元和复杂密钥扩展单元，密钥扩展轮数分为i mod 4！＝0和i mod 4＝＝0两部分；

所述S30中，掩码解除模块将S20的输出数据异或S10传送过来的掩码值，将数据还原为原始加密状态。

优选地，在所述S10包括随机数模拟和掩码生成，包括以下步骤：

S11，计数器模拟随机数，计数值为cnt。

S12，掩码生成单元根据cnt产生相应的128位掩码值mask_long和与mask_long一一对应的掩码号mask_num。

优选地，在所述S20中，包括轮函数和密钥扩展，轮函次数和密钥扩展次数由明文长度和密钥长度共同决定，字节替换单元根据mask_num选择相应的字节替换表sTable_mask，对密文c进行字节替换。