[发明专利]具备栅极驱动器的像素阵列及矩阵式传感器阵列

权利要求书

1.一种具备栅极驱动器的像素阵列，其特征在于，包括：

至少一个像素阵列模块，每一像素阵列模块包括：

至少一个像素单元，每个像素单元包括像素电路以及开口区，所述像素电路包括：

薄膜晶体管，包括栅极端、源极端以及漏极端，所述源极端耦接对应的多个数据线的其中之一；以及

物理量转换装置，耦接所述薄膜晶体管的漏极端；以及

至少一个栅极驱动器，经配置以设置于对应所述至少一个像素单元，且所述至少一个栅极驱动器所输出的扫描线耦接对应的所述至少一个像素单元中的栅极端，

其中所述至少一个栅极驱动器配置于邻近所述至少一个像素单元其中之一，

所述至少一个栅极驱动器受控于栅极控制信号以驱动对应的所述至少一个像素单元，

其中所述至少一像素阵列模块的布局区域中具备配置在所述至少一个像素单元的所述像素电路以及所述至少一个栅极驱动器的所有组件，所述至少一像素阵列模块中所述至少一个栅极驱动器的所有组件均配置于相邻的所述至少一个像素单元的一侧。

2.根据权利要求1所述的像素阵列，其特征在于，所述至少一个栅极驱动器中的多个晶体管之间的连线间距小于所述至少一个像素单元中布局范围长的两倍长度，所述至少一个栅极驱动器中的每个晶体管的布局面积小于所述至少一个像素单元的布局面积。

3.根据权利要求1所述的像素阵列，其特征在于，所述至少一个栅极驱动器及所述像素电路由透明材质进行走线布局。

4.根据权利要求1所述的像素阵列，其特征在于，在所述至少一个像素单元的数量大于等于2的情况下，所述至少一个像素单元相互共享直流电源端。

5.根据权利要求1所述的像素阵列，其特征在于，在所述至少一个像素单元的数量大于等于2的情况下，所述至少一个像素单元相对于所述像素阵列以平行方向排列。

6.根据权利要求1所述的像素阵列，其特征在于，在所述至少一个像素单元的数量大于等于2的情况下，所述至少一个像素单元相对于所述像素阵列以垂直方向排列。

7.根据权利要求1所述的像素阵列，其特征在于，在所述至少一个像素单元的数量大于等于2的情况下，所述至少一个像素单元以N乘以M排列，其中N与M皆为正整数。

8.根据权利要求1所述的像素阵列，其特征在于，所述像素阵列中的至少一个像素单元以矩形形状排列。

9.根据权利要求1所述的像素阵列，其特征在于，所述像素阵列中的至少一个像素单元以非矩形形状排列。

10.根据权利要求1所述的像素阵列，其特征在于，所述至少一个栅极驱动器包括设置重置触发器。

11.根据权利要求10所述的像素阵列，其特征在于，所述设置重置触发器包括：

第一晶体管，其第一端耦接所述设置重置触发器的输入端以接收所述栅极控制信号，所述第一晶体管的控制端接收反相的时钟信号；

第二晶体管，其控制端耦接所述第一晶体管的第二端，所述第二晶体管的第二端接收时钟信号；

第三晶体管，其第一端耦接系统电压端，所述第三晶体管的第二端耦接所述第二晶体管的第一端；

第四晶体管，其控制端耦接所述第一晶体管的第二端，所述第四晶体管的第一端耦接所述系统电压端；

第五晶体管，其控制端耦接所述第三晶体管的控制端以及所述第四晶体管的第二端，所述第五晶体管的第一端耦接所述系统电压端，所述第五晶体管的第二端耦接所述第一晶体管的第二端及所述第二晶体管的控制端；以及

第六晶体管，其控制端及其第二端耦接接地电压端，所述第六晶体管的第一端耦接所述第四晶体管的第二端，

其中所述第二晶体管的第一端作为所述设置重置触发器的输出端以耦接至对应的所述扫描线。