[发明专利]控制芯片及其相关的耐高压输出电路

权利要求书

1.一种耐高压输出电路，包含：

一升压电路，包含一第一晶体管和一输出节点，其中该第一晶体管的一第一端耦接于该输出节点；

一第一偏压电路，耦接于该输出节点和该第一晶体管的一控制端，用于分压输出电压，并用于将经该第一偏压电路分压后的该输出电压提供至该第一晶体管的该控制端；以及

一缓冲电路，耦接于该第一晶体管的一第二端，且用于依据一输入电压设置该第一晶体管的该第二端的一第一电压，其中该输出节点的该输出电压正相关于该第一电压，且该输出电压的最大值大于或等于该第一电压的最大值。

2.根据权利要求1所述的耐高压输出电路，其中，该缓冲电路包含：

一第二晶体管，其中该第二晶体管的一第一端耦接于该第一晶体管的该第二端；

一放大器，包含一第一端、一第二端与一输出端，其中该放大器的该输出端耦接于该第二晶体管的一控制端，该放大器的该第一端用于接收一第一输入信号；以及

一第一电阻，耦接于该第二晶体管的该第一端与该放大器的该第二端之间。

3.根据权利要求2所述的耐高压输出电路，其中，当该输入信号具有一峰值时，该第二晶体管处于一关断状态，而当该输入信号具有一谷值时，该第二晶体管处于一导通状态。

4.根据权利要求2所述的耐高压输出电路，其中，该第一偏压电路包含：

一第二电阻，耦接于该输出节点与该第一晶体管的该控制端之间；

一第三电阻；

一第三晶体管，耦接于该第一晶体管的该控制端与该第三电阻之间，且通过该第三电阻耦接于一接地端，其中该第三晶体管的一控制端耦接于一第一电源端；以及

一上拉电路，耦接于该第一晶体管的该控制端与一第二电源端之间。

5.根据权利要求4所述的耐高压输出电路，其中，该上拉电路包含：

一第四晶体管，形成一第一二极管连接结构；以及

一第五晶体管，形成一第二二极管连接结构，其中该第一二极管结构与该第二二极管结构串联耦接于该第一晶体管的该控制端与该第二电源端之间。

6.根据权利要求4所述的耐高压输出电路，其中，该第一偏压电路还包含：

一第四电阻，耦接于该输出节点与该第二晶体管的该第二端之间；

一第五电阻，耦接于该第二晶体管的该第二端；以及

一第六晶体管，其中该第六晶体管的一第一端耦接于该第五电阻，该第六晶体管的一第二端耦接于该接地端，且该第六晶体管的一控制端耦接于一第三电源端。

7.根据权利要求2所述的耐高压输出电路，还包含：

一第二偏压电路，耦接于该输出节点与该第一晶体管的该第二端，用于分压该输出电压，并用于将经该第二偏压电路分压后的该输出电压提供至该第一晶体管的该第二端。

8.根据权利要求7所述的耐高压输出电路，其中，该第一偏压电路包含：

一第六电阻，耦接于该输出节点与该第一晶体管的该控制端之间；

一第七电阻，耦接于该第一晶体管的该控制端；以及

一第七晶体管，耦接于该第七电阻与一接地端之间；

其中，当该输入信号具有一峰值时，该第七晶体管处于一关断状态，而当该输入信号具有一谷值时，该第七晶体管处于一导通状态。

9.根据权利要求8所述的耐高压输出电路，其中，该第二偏压电路包含：

一第八晶体管，其中该第八晶体管的一第一端耦接于该输出节点，该第八晶体管的一第二端与一控制端互相耦接；

一第八电阻，耦接于该第八晶体管的该第二端与该第一晶体管的该第二端之间；以及

一第九电阻，耦接于该第一晶体管的该第二端与该接地端之间。

10.一种支持消费性电子产品控制通信协议的控制芯片，包含一耐高压输出电路，其中该耐高压输出电路包含：

一升压电路，包含一第一晶体管和一输出节点，其中该第一晶体管的一第一端耦接于该输出节点；

一第一偏压电路，耦接于该输出节点和该第一晶体管的一控制端，用于分压输出电压，并用于将经该第一偏压电路分压后的该输出电压提供至该第一晶体管的该控制端；以及

一缓冲电路，耦接于该第一晶体管的一第二端，且用于依据一输入电压设置该第一晶体管的该第二端的一第一电压，其中该输出节点的该输出电压正相关于该第一电压，且该输出电压的最大值大于或等于该第一电压的最大值。