[发明专利]包括镜像电路的存储器模块及其操作方法

说明书

提供了一种包括镜像电路的存储器模块及其操作方法。所述存储器模块包括安装在电路板上的多个半导体存储器件。控制设备安装在所述电路板上，并且被配置为接收地址信号并将地址信号提供给所述多个半导体存储器件。第一组半导体存储器件设置在所述控制设备与所述电路板的第一边缘部分之间，第二组半导体存储器件设置在所述控制设备与所述电路板的第二边缘部分之间。控制设备还被配置为分别通过第一传输线和第二传输线将地址信号传输到所述第一组半导体存储器件和所述第二组半导体存储器件。所述第一传输线和所述第二传输线关于横穿所述控制设备的轴线物理对称。

相关申请的交叉引用

本申请要求于2019年4月18日在韩国知识产权局提交的韩国专利申请No.10-2019-0045389和于2019年6月5日在韩国知识产权局提交的韩国专利申请No.10-2019-0066569的优先权，其公开内容通过引用整体合并于此。

技术领域

本发明构思涉及存储器模块，并且更具体地，涉及包括镜像电路的存储器模块以及操作该存储器模块的方法。

背景技术

可以使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等半导体来实现存储器件。存储器件通常是易失性存储器件或非易失性存储器件。

易失性存储器件是在断电时丢失其中所存储的数据的存储器件。非易失性存储器件是即使在断电时也保留所存储的数据的存储器件。由于动态随机存取存储器(DRAM)作为一种易失性存储器件具有很高的存取速度，所以DRAM被广泛地用作计算系统的工作存储器、缓冲存储器、主存储器等。因为DRAM存储单元通常包括电容器和晶体管，所以单元尺寸的减小受到限制。因此，可能无法在有限的区域内实现大容量的DRAM。为了实现高容量，可以在存储器模块中提供多个DRAM。然而，地址信号可能无法在存储器模块中高效地传输。

发明内容

根据本发明构思的示例性实施例，提供了一种包括安装在电路板上的多个半导体存储器件的存储器模块。控制设备安装在所述电路板上，并且被配置为接收地址信号并将所述地址信号提供给所述多个半导体存储器件。所述多个半导体存储器件包括第一组半导体存储器件和第二组半导体存储器件，所述第一组半导体存储器件设置在所述控制设备与所述电路板的第一边缘部分之间，所述第二组半导体存储器件设置在所述控制设备与所述电路板的第二边缘部分之间。所述控制设备进一步被配置为分别通过第一传输线和第二传输线将所述地址信号传输到所述第一组半导体存储器件和所述第二组半导体存储器件。所述第一传输线和所述第二传输线关于横穿所述控制设备的轴线物理对称。

根据本发明构思的示例性实施例，所述第一边缘部分和所述第二边缘部分在第一方向上延伸。所述第一组半导体存储器件在所述控制设备与所述第一边缘部分之间沿与所述第一方向相交的第二方向设置。所述第二组半导体存储器件在所述控制设备与所述第二边缘部分之间沿所述第二方向设置。所述第一组半导体存储器件中的每个半导体存储器件和所述第二组半导体存储器件中的每个半导体存储器件沿着所述第一方向和所述第二方向具有相同的引脚配置。

根据本发明构思的示例性实施例，所述第一组半导体存储器件和所述第二组半导体存储器件中的选定部分(组)在镜像模式下接收所述地址信号，并且所述第一组半导体存储器件和所述第二组半导体存储器件中的未选定部分(组)在标准模式下接收所述地址信号。

根据本发明构思的示例性实施例，所述第一组半导体存储器件和所述第二组半导体存储器件中的选定部分的每个镜像引脚连接到电源电压。所述选定部分中的每个半导体存储器件在镜像模式下接收所述地址信号。所述第一组半导体存储器件和所述第二组半导体存储器件中的未选定部分的每个镜像引脚连接到接地电压，所述未选定部分中的每个半导体存储器件在标准模式下接收所述地址信号。

根据本发明构思的示例性实施例，所述选定部分中的每个半导体存储器件被配置为在所述镜像模式下交换所述地址信号的至少一些位。