[发明专利]用于多晶片图像传感器的具有同时读取和写入功能的DRAM

说明书

一种逐像素块键合图像传感器具有包括多个像素块的像素阵列，该像素阵列具有将信号联接至ADC的选择电路。图像传感器具有DRAM超级块的图像RAM，每个超级块具有多个DRAM块，每个DRAM块具有三态输出，该三态输出驱动图像RAM输出总线，并且从多个ADC输入数据。每个DRAM块具有联接到读取地址和写入地址的地址多路复用器。每个超级块的各个DRAM块被同时写入，其数据宽于图像RAM输出总线的宽度。一种捕获和处理图像的方法，包括：通过ADC从像素块的像素中读取第一图像帧；在第一DRAM超级块中写入第一图像帧的数字像素数据；以及读取像素数据到对齐缓冲器中。该方法包括将读取第一图像帧与将第二图像帧写入第二超级块重叠。

背景技术

通常，逐像素块键合的堆叠晶片图像传感器设计具有像素阵列芯片(die)，其中像素以组或像素块的形式布置，每组包含8、16、32或64个像素，组中的每个像素通过模数转换器(ADC)被依次读取到图像存储器(图像RAM)中，至少图像RAM位于与像素阵列芯片不同的芯片上。

图像传感器可生成大量的原始图像数据。例如，具有12位ADC的24兆像素图像传感器可以针对每个原始图像帧生成288兆位的数据。有些相机不仅捕获单个图像，还捕获突发的四个甚至有时更多的图像；四个288兆位图像超出了存储单个突发原始图像所需的千兆位存储器。动态存储器(DRAM)是图像RAM的首选，因为动态存储器(DRAM)的单元大小很小，可以存储此类图像突发，直到可以处理和压缩图像为止。

发明内容

一种逐像素块键合图像传感器具有第一芯片的像素阵列，该像素阵列包括多个像素块和像素选择电路，每个像素块具有多个像素，并且像素选择电路适于将信号联接至模数转换器(ADC)。图像传感器还具有由多个动态RAM(DRAM)超级块构成的图像随机存取存储器(图像RAM)，其中每个超级块至少包括第一DRAM块和第二DRAM块，每个DRAM块具有三态输出，其联接以通过从DRAM块的DRAM读取的数据驱动图像RAM输出总线，以及写入数据输入，其联接以接收来自多个ADC的写入数据，并且提供要写入DRAM块的DRAM的数据，每个DRAM块具有地址多路复用器，其联接以接收读取地址和写入地址，并且向DRAM块的DRAM提供地址。每个超级块的多个DRAM块被配置为同时写入，并且来自ADC的数据的宽度大于图像RAM输出总线的宽度。

一种在逐像素块键合图像传感器中捕获、重新排序像素并处理图像的方法，包括：将第一图像帧的、来自像素块的像素中的像素数据读取到模数(ADC)转换器中；对于第一图像帧，将像素数据数字化为数字像素数据；写入第一图像帧的数字像素数据到第一DRAM超级块中；以及将第一图像帧的数字像素数据读取到对齐缓冲器中。该方法还包括：将数字像素数据从对齐缓冲器读取到图像处理器中，以及允许读取第一图像帧的数字像素数据与写入第二图像帧的数字像素数据到第二DRAM超级块重叠，第二图像帧的数字像素数据通过将来自与读取第一图像帧相同的像素块的像素数据进行数字化而获得。

附图说明

图1示出了具有三晶片逐像素键合的图像传感器的相机的图像传感器的重要框图，其示出了芯片与块之间的信息流。

图2是类似于图1的图像传感器的逻辑框图，其具有在第一芯片上的像素阵列、在第二芯片上的ADC阵列、在第三芯片上的图像RAM以及在第二芯片上的进一步图像处理。

图3是DRAM块的框图。

图4是包含图3的DRAM块的图像RAM的框图。

图5是示出图像RAM的DRAM块的写入脉冲的时序图。

图6是示出系统的操作的流程图。

具体实施方式