[发明专利]堆叠状的高截止的III-V族功率半导体二极管

权利要求书

1.一种堆叠状的高截止的III-V族功率半导体二极管(10)，所述堆叠状的高截止的III-V族功率半导体二极管具有：

p⁺衬底层(12)，所述p⁺衬底层具有上侧和下侧，并且所述p⁺衬底层包括GaAs化合物或由GaAs组成，

p^-层(14)，所述p^-层具有上侧和下侧，并且所述p^-层包括GaAs化合物或由GaAs组成，

n^-区域(20)，所述n^-区域具有上侧和下侧，并且所述n^-区域具有10μm至150μm的层厚度(D20)，并且所述n^-区域包括GaAs化合物或由GaAs组成，

n⁺层(22)，所述n⁺层具有上侧和下侧，并且所述n⁺层包括GaAs化合物或由GaAs组成，

第一金属接通层(26)和第二金属接通层(24)，其中，

所述第一金属接通层(26)与所述p⁺衬底层(12)的下侧材料锁合地连接，

所述第二金属接通层(24)与所述n⁺层(22)的上侧材料锁合地连接，

其特征在于，

硬掩模层(16)，所述硬掩模层设有上侧、下侧和至少一个晶种开口(18)，其中，

所述硬掩模层(16)的下侧与所述p⁺衬底层(12)的上侧材料锁合地连接或与所述p^-层(14)的上侧材料锁合地连接，

所述n^-区域(20)延伸到所述硬掩模层(16)的上侧的与所述晶种开口(18)邻接的边缘区域的上方，并且所述n^-区域(20)在所述晶种开口(18)以上和/或在所述晶种开口(18)内延伸，

所述n^-区域(20)在所述晶种开口(18)内与所述p^-层(14)的上侧一起布置，并且所述n^-区域(20)在所述硬掩模层(16)的上侧上的边缘区域中与所述硬掩模层(16)一起布置。