[发明专利]FIB倒切制备TEM样品的方法

说明书

本发明公开了一种FIB倒切制备TEM样品的方法，包括：步骤一、将薄膜样品粘接在样品台上；步骤二、采用FIB对薄膜样品的远离样品台的第四侧面进行刻蚀直至露出图形结构；步骤三、采用FIB在第四侧面上进行划线并刻蚀形成两条凹槽线标记；步骤四、在凹槽线标记中填充金属层形成金属线标记；步骤五、采用FIB对薄膜样品的长边对应的第一侧面进行倒切的第二次刻蚀，终点位置由对应的金属线标记确定；步骤六、采用FIB对薄膜样品的长边对应的第二侧面进行倒切的第三次刻蚀，终点位置由对应的金属线标记确定；由第二和第三次刻蚀都完成后的薄膜样品组成TEM样品。本发明能快速判断样品的厚度，大幅减少样品厚度判断的时间，从而减少整体的制样时间。

技术领域

本发明涉及一种半导体集成电路制造方法，特别涉及一种聚焦离子束(FocusedIon Beam，FIB)倒切制备TEM样品的方法。

背景技术

FIB在半导体芯片制造行业的失效分析领域常用来制备TEM样品、标记以及进行线路修补。随着半导体制程的缩小，需要制得的TEM样品厚度也在不断减小。为了防止图形(pattern)的重叠，一般都会使用低kV清洗(low kV clean)的方法来减少表面非晶层，达到制备超薄样品的目的，low kV clean的电压通常为几个kV如5kV或2kV。

在low kV clean的作用下，由于不能同时匀速的刻蚀半导体器件(device)层和半导体基底如硅(Si)基底，导致样品制备产生窗帘(curtaining)效应，造成样品区域厚度的不均匀性，进而导致局部细微结构不能通过TEM观察清楚，达不到最终分析目的。

样品倒切是一种有效的制备超薄TEM样品的方法，能够避免low kV clean下产生的窗帘效应，该方法是将TEM lamella倒置，让离子束刻蚀方向从硅基底到半导体器件层来减少窗帘效应的产生，也即在倒切工艺中，离子束会先刻蚀硅基底，再刻蚀包括了各种图形结构如金属图形结构的半导体器件层，从而能放置防止半导体器件层中的金属图形结构对硅衬底的刻蚀产生窗帘效应的影响。

但是由于倒切方法制备的最终样品是上厚下薄的，无法通过常规的Si基底剩余量来判断样品的厚度，也即，现有倒切工艺方法中，先刻蚀硅基底再刻蚀半导体器件层时，硅基底和半导体器件层的厚度会不一致，现有方法通常是根据Si基底的剩余厚度来判断所得到的TEM样品的厚度，所需要分析的缺陷通常位于半导体器件层中，但是由于Si基底的厚度和半导体器件层的厚度不一致，故会使得TEM样品的厚度和实际所需要的厚度不一致，不利于对半导体器件层中的缺陷的分析。因此样品倒切过程中的厚度判断成为超薄样品制备的关键难题。

发明内容

本发明所要解决的技术问题是提供一种FIB倒切制备TEM样品的方法，能快速判断样品的厚度，大幅减少样品厚度判断的时间，从而减少整体的制样时间。

为解决上述技术问题，本发明提供的FIB倒切制备TEM样品的方法包括如下步骤：

步骤一、将薄膜样品粘接在具有FIB和电子束的双束系统的样品台上，所述薄膜样品包括半导体衬底、形成于半导体衬底正面的具有图形结构的半导体器件层和保护层，所述薄膜样品具有长方体结构，所述薄膜样品的底部表面为所述半导体衬底的底部表面，所述薄膜样品的顶部表面为所述保护层的顶部表面，所述薄膜样品包括由长和高组成的两个相对的第一侧面和第二侧面以及由宽和高组成的两个相对的第三侧面和第四侧面；所述第三侧面靠近所述样品台的一侧，所述第四侧面远离所述样品台一侧；所述样品台具有倾斜和转动的功能。

步骤二、采用FIB对所述第四侧面进行第一次刻蚀直至在所述第四侧面露出能判断所需的TEM样品的厚度的所述半导体器件层的图形结构。

步骤三、根据所述芯片的图形结构并采用FIB在所述第四侧面上进行划线并刻蚀形成两条凹槽线标记(mark)，两条所述凹槽线标记都沿所述薄膜样品的高的方向且平行，两条所述凹槽线标记之间的距离为所需的所述薄膜样品的厚度，所述凹槽线标记从所述半导体器件层延伸到所述半导体衬底中。