[发明专利]用于散列指令的装置、方法和系统

权利要求书

1.一种处理器，包括：

解码电路，用于将单条指令解码为经解码的单条指令，所述单条指令包括至少一个第一字段和至少一个第二字段，所述至少一个第一字段标识用于根据SM3散列标准的轮的八个32位的状态元素A、状态元素B、状态元素C、状态元素D、状态元素E、状态元素F、状态元素G和状态元素H，所述至少一个第二字段标识输入消息；以及

执行电路，用于执行所述经解码的单条指令，以：

将所述状态元素C循环左移9位以形成经循环移位的状态元素C；

将所述状态元素D循环左移9位以形成经循环移位的状态元素D；

将所述状态元素G循环左移19位以形成经循环移位的状态元素G；

将所述状态元素H循环左移19位以形成经循环移位的状态元素H；

对所述输入消息、所述状态元素A、所述状态元素B、所述经循环移位的状态元素C、所述经循环移位的状态元素D、所述状态元素E、所述状态元素F、所述经循环移位的状态元素G、以及所述经循环移位的状态元素H执行根据所述SM3散列标准的两轮，以生成经更新的状态元素A、经更新的状态元素B、经更新的状态元素E和经更新的状态元素F；以及

将所述经更新的状态元素A、所述经更新的状态元素B、所述经更新的状态元素E和所述经更新的状态元素F存储到由所述单条指令指定的位置中。

2.如权利要求1所述的处理器，其中，所述至少一个第一字段包括：

第一寄存器字段，所述第一寄存器字段标识存储所述状态元素C、所述状态元素D、所述状态元素G和所述状态元素H的第一寄存器；以及

第二寄存器字段，所述第二寄存器字段标识存储所述状态元素A、所述状态元素B、所述状态元素E和所述状态元素F的第二寄存器。

3.如权利要求2所述的处理器，其中，所述至少一个第二字段包括标识所述输入消息的第三寄存器字段。

4.如权利要求3所述的处理器，其中，所述输入消息是来自十六个32位的消息元素的输入消息的第零元素位置、第一元素位置、第四元素位置和第五元素位置的四个32位的消息元素。

5.如权利要求2所述的处理器，其中，由所述单条指令指定的用于存储所述经更新的状态元素A、所述经更新的状态元素B、所述经更新的状态元素E和所述经更新的状态元素F的所述位置是所述第一寄存器。

6.如权利要求1所述的处理器，其中：

所述解码电路用于将第二指令解码为经解码的第二指令，所述第二指令包括至少一个字段，所述至少一个字段标识用于根据所述SM3散列标准的数据块的初始轮的四个32位的初始状态元素C、初始状态元素D、初始状态元素G和初始状态元素H；并且

所述执行电路用于执行所述经解码的第二指令，以：

将所述初始状态元素C循环右移9位以形成所述状态元素C；

将所述初始状态元素D循环右移9位以形成所述状态元素D；

将所述初始状态元素G循环右移19位以形成所述状态元素G；

将所述初始状态元素H循环右移19位以形成所述状态元素H；以及

将所述状态元素C、所述状态元素D、所述状态元素G和所述状态元素H存储在由所述单条指令的所述至少一个第一字段指定的位置中。

7.如权利要求6所述的处理器，其中，所述位置是第一寄存器。