[发明专利]三维存储器及其制备方法、及电子设备

说明书

本发明提供一种三维存储器及其制备方法、及电子设备。制备方法包括：提供半导体器件，半导体器件包括栅线区、核心区、边缘区以及渐进区，其中渐进区位于核心区与边缘区之间，栅线区位于核心区、边缘区以及渐进区的外侧；在半导体器件上罩设第一掩膜，并以第一掩膜为掩膜刻蚀半导体器件以形成位于核心区的沟道孔和位于边缘区的接触孔，其中，第一掩膜的图案对应核心区和边缘区；在半导体器件上罩设第二掩膜，并以第二掩膜为掩膜刻蚀半导体器件以形成位于渐进区的渐进孔和位于栅线区的栅缝隙，其中，第二掩膜的图案对应栅线区和渐进区。本发明解决了在刻蚀沟道孔内的结构时，可能会影响渐进孔，破坏三维存储器的结构的技术问题。

技术领域

本发明涉及半导体器件技术领域，特别涉及一种三维存储器及其制备方法、及电子设备。

背景技术

电荷俘获型三维存储器(CTM)由于高存储密度，高稳定性和成熟的制备工艺而成为存储器闪存(flash)主流结构。

现有的三维存储器的先形成渐进孔，然后对沟道孔内的结构进行刻蚀，为了避免刻蚀过程对渐进孔的影响，通常在渐进孔上设置保护掩膜，但是保护掩膜常常无法完全盖合渐进孔，进而保护掩膜不能完全起到保护的作用，可能会对渐进孔造成影响，破坏三维存储器的结构。

发明内容

本发明的目的在于提供一种三维存储器及其制备方法、及电子设备，以解为了避免刻蚀过程对渐进孔的影响，通常在渐进孔上设置保护掩膜，但是保护掩膜常常无法完全盖合渐进孔，进而保护掩膜不能完全起到保护的作用，可能会对渐进孔造成影响，破坏三维存储器的结构的技术问题。

本发明提供一种三维存储器的制备方法，包括：

提供半导体器件，所述半导体器件包括栅线区、核心区、边缘区以及渐进区，其中所述渐进区位于所述核心区与所述边缘区之间，所述栅线区位于所述核心区、所述边缘区以及所述渐进区的外侧；

在所述半导体器件上罩设第一掩膜，并以所述第一掩膜为掩膜刻蚀所述半导体器件以形成位于所述核心区的沟道孔和位于所述边缘区的接触孔，其中，所述第一掩膜的图案对应所述核心区和所述边缘区；

在所述半导体器件上罩设第二掩膜，并以所述第二掩膜为掩膜刻蚀所述半导体器件以形成位于所述渐进区的渐进孔和位于所述栅线区的栅缝隙，其中，所述第二掩膜的图案对应所述栅线区和所述渐进区。

其中，在形成所述沟道孔与所述接触孔之后，且在形成所述渐进孔之前，所述制备方法还包括：

在所述沟道孔内形成外延结构；

在所述沟道孔的侧壁与所述外延结构上形成电荷存储层；

刻蚀所述外延结构上的所述电荷存储层。

其中，所述半导体器件包括衬底以及设于所述衬底上的堆叠结构与介质层，所述介质层围绕所述堆叠结构，所述堆叠结构包括交替层叠设置的绝缘层与栅极牺牲层，所述渐进孔、所述栅缝隙以及所述沟道孔均形成在所述堆叠结构上；所述接触孔形成在所述堆叠结构上和/或所述介质层上；

在形成所述渐进孔与所述栅缝隙之后，所述制备方法还包括：

在所述渐进孔内形成支撑填充层；

以所述支撑填充层支撑所述堆叠结构，去除所述栅极牺牲层。

其中，在所述渐进孔内形成支撑填充层包括：

在所述渐进孔内以及在所述栅缝隙的内壁上形成支撑填充层；

去除所述栅缝隙内的所述支撑填充层。

其中，所述栅缝隙的宽度大于所述渐进孔的宽度。

其中，在所述渐进孔内形成支撑填充层包括：

在所述渐进孔内以及在所述栅缝隙的内壁上形成支撑填充层；