[发明专利]GOA电路及显示面板

说明书

本揭示提供一种GOA电路，包括多个级联的GOA电路单元，第n(n＞4，且n为正整数)级GOA电路单元包括一下拉维持电路模块，下拉维持电路模块包括：反相器，包括第一单元、第二单元和第一薄膜晶体管；稳压单元，分别连接所述第一节点、电源低压信号端以及第二节点，通过将第一时钟信号、第二时钟信号和第n级时钟分离的给入到第一单元的输入端和第二单元的输入端，以减小第一单元和第二单元内薄膜晶体管受正向电流应力的时间，从而减小薄膜晶体管阈值电压的偏移量，提高薄膜晶体管的稳定性，保证扫描信号波形输出正常，利用第一薄膜晶体管将第一单元和第二单元连接于第二节点，以精简薄膜晶体管的数量，缩减GOA电路所占用的空间。

技术领域

本发明涉及显示技术领域，尤其涉及一种GOA电路及显示面板。

背景技术

阵列基板栅极行驱动(gatedriveron array,GOA)技术就是利用现有液晶显示面板的阵列基板制程将栅极驱动电路制作在衬底基板上，实现对扫描线逐行扫描的驱动方式。

如图1所示，图1为本揭示提供的现有GOA电路的示意图，第n级GOA电路单元包括上拉控制电路模块11、上拉电路模块12、下拉电路模块13、下拉维持电路模块14、信号转换电路模块15和自举电容Cb，下拉维持电路模块14包括薄膜晶体管T42、T43、T51、T52、T53、T54、T61、T62、T63、T64。为使GOA电路单元输出的本级扫描信号Gn波形正常，需要使得第一节点Qn的电位保持正常该有的电位。而为了使得第一节点Qn输出的波形正常，需要确保下拉维持电路模块正常工作。然而，下拉维持电路模块中的薄膜晶体管T51的栅极以及漏极均接收第n级时钟信号CKn，且CKn时钟信号为高电平信号，因此薄膜晶体管T51的漏极电压与源极电压的差值会变大，若差值越大，薄膜晶体管T51受到的正向电流应力也就越大，长时间受到正向电流应力的影响，导致其阈值电压偏移严重，使其电性受到破坏甚至失效，同样薄膜晶体管T61也存在相同的情况，这样就会导致下拉维持电路模块无法正常工作，以至于第一节点Qn的输出波形就会衰减严重，进而影响本级扫描信号Gn的波形输出。

综上所述，现有GOA电路的下拉维持电路模块中的薄膜晶体管容易受到正向电流应力的影响所导致的阈值电压偏移严重并影响扫描信号的波形输出等问题。故，有必要提供一种GOA电路及显示面板来改善这一缺陷。

发明内容

本揭示实施例提供一种GOA电路及显示面板，用于解决现有GOA电路的下拉维持电路模块中的薄膜晶体管容易受到正向电流应力的影响所导致的阈值电压偏移严重并影响扫描信号的波形输出等问题。

本揭示实施例提供一种GOA电路，包括：多个级联的GOA电路单元，第n级GOA电路单元包括一下拉维持电路模块、电源低压信号端和第一节点，n＞4，且n为正整数，所述下拉维持电路模块包括：

反相器，包括第一单元、第二单元和第一薄膜晶体管，所述第一单元和所述第二单元均包括多个薄膜晶体管，所述第一薄膜晶体管的栅极连接所述第一节点，所述第一薄膜晶体管的第一端连接所述电源低压信号端，所述第一薄膜晶体管的第二端与所述第一单元以及所述第二单元连接于第二节点，所述第一单元的输入端接入第一时钟信号和第n级时钟信号，所述第二单元的输入端接入第二时钟信号和所述第n级时钟信号；以及

稳压单元，分别连接所述第一节点、所述电源低压信号端以及所述第二节点，所述反相器以所述第一节点的电位作为输入信号，并以第二节点的电位作为输出信号以控制所述稳压单元使得所述第一节点的电位稳定。

根据本揭示一实施例，所述第一单元包括第二薄膜晶体管和第三薄膜晶体管，所述第二单元包括第四薄膜晶体管和第五薄膜晶体管，所述第二薄膜晶体管的栅极接入第一时钟信号，所述第四薄膜晶体管的栅极接入第二时钟信号，所述第二薄膜晶体管的第一端、所述第三薄膜晶体管的第一端、所述第四薄膜晶体管的第一端以及所述第五薄膜晶体管的第一端均接入所述第n级时钟信号，所述第三薄膜晶体管的第二端与所述第五薄膜晶体管的第二端连接于所述第二节点。