[发明专利]半导体存储器结构及其形成方法

说明书

本发明提供了一种半导体存储器结构及其形成方法，该方法包含形成硬遮罩层于半导体基底之上，刻蚀硬遮罩层以形成多个第一遮罩图案和多个第二遮罩图案，将第一遮罩图案和第二遮罩图案转移至半导体基底以形成多个半导体区块，以及薄化第二遮罩图案。在薄化第二遮罩图案之后，第二遮罩图案的厚度小于第一遮罩图案的厚度。此方法还包含形成第一盖层横向延伸于第一遮罩图案和第二遮罩图案之上，以及刻蚀第一盖层和第二遮罩图案以形成多个接触开口。本发明能够提升半导体存储器装置的可靠性和制造良率。

技术领域

本发明是有关于一种半导体存储器结构，且特别是有关于动态随机存取存储器。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)装置广泛地应用于消费性电子产品中。为了增加动态随机存取存储器装置内的元件密度以及改善其整体表现，目前动态随机存取存储器装置的制造技术持续朝向元件尺寸的微缩化而努力。

然而，当元件尺寸持续缩小时，许多挑战随之而生。举例而言，在半导体制造工艺中，通过光刻和刻蚀工艺形成导电部件(例如，接触插塞)的开口。然而，光刻工艺的叠对偏移(overlay shift)问题可能会导致同一层(平面)中的导电部件之间发生短路。因此，业界仍需要改进动态随机存取存储器装置的制造方法，以克服元件尺寸缩小所产生的问题。

发明内容

本发明实施例提供半导体存储器结构的形成方法。此方法包含形成硬遮罩层于半导体基底之上，刻蚀硬遮罩层(hard mask layer)以形成多个第一遮罩图案和多个第二遮罩图案，将第一遮罩图案和第二遮罩图案转移至半导体基底以形成多个半导体区块，以及薄化第二遮罩图案。在薄化第二遮罩图案之后，第二遮罩图案的厚度小于第一遮罩图案的厚度。此方法还包含形成第一盖层横向延伸于第一遮罩图案和第二遮罩图案之上，以及刻蚀第一盖层和第二遮罩图案以形成多个接触开口。

本发明实施例提供半导体存储器结构，此半导体存储器结构包含半导体基底的主动区，主动区包含第一半导体区块。此半导体存储器结构还包含设置于相邻第一半导体区块的字线、设置于第一半导体区块的遮罩图案之上、以及设置于遮罩图案旁边的盖层。盖层也设置于半导体基底中以抵接字线，且盖层的上表面与遮罩图案的上表面大致齐平。

附图说明

为让本发明的特征和优点能更明显易懂，下文特举不同实施例，并配合所附图式作详细说明如下：

图1是根据本发明的一些实施例，绘示半导体存储器结构的上视示意图。

图2至图16是根据本发明的一些实施例，绘示形成半导体存储器结构在不同阶段的剖面示意图。

符号说明

100：半导体存储器结构；

102：半导体基底；

104：隔离部件；

104A：隔离部件；

104B：隔离部件；

104C：隔离部件；

106A：主动区；

106B：主动区；

106C：主动区；

107₁：第一半导体区块；

107₂：第二半导体区块；

107₃：第三半导体区块；

108：第一硬遮罩；

108A：遮罩图案；

108B：遮罩图案；

108B’：遮罩图案；