[发明专利]一种锁存比较器电路及锁存比较实现方法

权利要求书

1.一种锁存比较器电路，其特征在于，包括电源控制模块、比较器模块、输出锁存模块和控制信号生成模块，其中，

所述电源控制模块分别与所述比较器模块和所述控制信号生成模块相连，用于根据所述控制信号生成模块输出的控制信号，打开或关闭所述比较器模块的电源通路；

所述比较器模块与所述输出锁存模块相连，用于在再生阶段开始时，对第一输入信号和第二输入信号进行比较，及输出比较结果；

所述输出锁存模块与所述控制信号生成模块相连，用于在再生阶段对所述比较结果进行锁存，输出的锁存信号作为所述锁存比较器电路的输出信号；

所述控制信号生成模块用于在复位阶段，输出用于关闭所述电源通路的控制信号；在再生阶段，开始时输出用于打开所述电源通路的控制信号，在所述比较器模块输出比较结果后输出用于关闭所述电源通路的控制信号。

2.根据权利要求1所述的锁存比较器电路，其特征在于，所述比较器模块输出的比较结果包括第一输出信号和第二输出信号，所述输出锁存模块包括第一锁存单元和第二锁存单元，

所述第一锁存单元的输入信号包括所述第一输出信号和时钟信号，所述第一锁存单元输出第一锁存信号；

所述第二锁存单元的输入信号包括所述第二输出信号和时钟信号，所述第二锁存单元输出第二锁存信号。

3.根据权利要求2所述的锁存比较器电路，其特征在于，

所述第一锁存单元包括第一RS触发器，所述第一RS触发器的S端输入第一输出信号，所述第一RS触发器的R端输入时钟信号；

所述第二锁存单元包括第二RS触发器，所述第二RS触发器的S端输入第二输出信号，所述第二RS触发器的R端输入时钟信号。

4.根据权利要求2所述的锁存比较器电路，其特征在于，

所述控制信号生成模块的输入信号包括第一锁存信号、第二锁存信号和时钟信号，所述控制信号生成模块的输出信号包括控制信号；

在复位阶段，所述时钟信号为高电平，所述第一输出信号和第二输出信号为低电平，所述第一锁存信号和第二锁存信号为低电平，通过所述控制信号关闭所述比较器模块的电源通路；

在再生阶段，所述时钟信号为低电平，再生阶段开始时所述比较器模块输出的第一输出信号和第二输出信号为低电平，第一锁存信号和第二锁存信号为低电平，通过所述控制信号打开所述比较器模块的电源通路；在再生阶段所述比较器模块得到比较结果后，第一输出信号和第二输出信号中的其中之一变为高电平，另一个为低电平，相应地第一锁存信号和第二锁存信号的其中之一变为高电平，另一个为低电平，在再生阶段的后续时间内所述第一锁存信号和第二锁存信号的电平保持不变，通过所述控制信号关闭所述比较器模块的电源通路。

5.根据权利要求4所述的锁存比较器电路，其特征在于，

所述控制信号生成模块包括或门电路，所述或门电路的输入信号包括第一锁存信号、第二锁存信号和时钟信号，所述或门电路的输出信号为所述控制信号。

6.根据权利要求4所述的锁存比较器电路，其特征在于，

所述控制信号生成模块包括依次相连的第一或门电路、第三RS触发器和第二或门电路，其中，所述第一或门电路的输入信号包括第一锁存信号和第二锁存信号，所述第一或门电路的输出端与所述第三RS触发器的S端相连，所述第三RS触发器的R端输入时钟信号，所述第三RS触发器的输出端与所述第二或门电路的第一输入端相连，所述第二或门电路的第二输入端输入时钟信号，所述第二或门电路的输出信号为所述控制信号。

7.根据权利要求1所述的锁存比较器电路，其特征在于，

所述电源控制模块包括第一电源控制单元和第二电源控制单元，所述第一电源控制单元分别与电源、所述比较器模块中的第一比较单元以及控制信号生成模块的输出端相连，通过所述控制信号控制所述第一比较单元的电源通路；所述第二电源控制单元分别与电源、所述比较器模块中的第二比较单元以及控制信号生成模块的输出端相连，通过所述控制信号控制所述第二比较单元的电源通路。