[发明专利]一种阻抗匹配频率可调的宽带接收机电路

说明书

本发明涉及一种阻抗匹配频率可调的宽带接收机电路，属于射频集成电路领域。本发明包括低噪声跨导放大器，两个无源混频器，正交跨阻放大器I路和Q路，反馈电阻，两个双刀双掷开关，四个可变电阻；射频输入信号与低噪声跨导放大器的输入端连接，同时通过反馈电阻与第二无源混频器的输入端连接；低噪声跨导放大器的输出端连接第一无源混频器的信号输入端；两个无源混频器的时钟输入端均连接四相非交叠时钟信号，第一无源混频器的信号输出端分别连接I路与Q路的差分输入端；I路和Q路的差分输出信号端连接第二无源混频器的四相输入端；四个可变电阻通过两个双刀双掷开关跨接在I路和Q路的输入端和输出端；本发明适用于零中频和低中频接收机方案。

技术领域

本发明属于射频集成电路技术中接收机电路设计技术领域，具体涉及一种阻抗匹配频率可调的宽带接收机电路。

背景技术

下一代无线通信要求射频收发器芯片前端可以进行覆盖很宽的频段，例如第五代移动通信(5G)要求收发器可以支持从几百MHz直到6GHz的载波频率。载波频率宽带可调这一性能需求对射频接收机芯片的设计提出了挑战，尤其是对前端的低噪声放大器，不仅要求其具有低噪声系数和高动态范围，还要求输入匹配电路可以覆盖全频段。

在一个传统的宽带接收机电路中，输入阻抗匹配的功能往往只由接收机中的低噪声放大器这一电路模块独立完成。输入阻抗匹配的实现方式通常有两种：一种是采用共栅极放大电路作为射频信号的输入，另一种是在共源极放大电路中引入一个反馈电阻。无论采用以上哪种方法，都会因为引入额外的噪声源从而导致接收机噪声系数的恶化。因此，噪声系数的优化与输入阻抗匹配的实现是一对矛盾。

近年来很多研究通过引入额外的噪声消除支路来改善低噪声放大器的噪声性能，同时保证低噪声放大器的输入阻抗匹配。例如(1)发表于2004年IEEEJSSC(固态电路学报)，Wide-band CMOS Low-noise Amplifier exploiting thermal noise canceling，提出一种新型电阻热噪声消除技术以提高接收机的噪声性能；以及(2)发表于2009年IEEEJSSC,AWideband CMOS Los Nosie Amplifier Employing Nosie and IM2 DistortionCancellation for a Digital TV Tuner,提出一种共栅极放大器中晶体管热噪声消除技术以提高接收机的抗噪声。引入额外噪声消除支路的代价是接收机的功耗增加，例如一个可以覆盖3GHz带宽的宽带低噪声放大器会消耗约15mW的功耗。5G通信中的很多应用中，例如5G物联网NB-IoT的应用，要求整个接收机的连接功耗不超过20mW，这里包括了低噪声放大器、混频器、基带放大器、滤波器、数模转换器、时钟锁相环等全部电路模块。通常一个低噪声放大器的功耗应该不超过接收机总功耗的20％，因此如上所述的这种低噪声放大器设计技术不能够满足5G宽带接收机的设计要求。