[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中形成方法包括：提供衬底，在衬底上形成鳍部和隔离层，刻蚀隔离层和部分厚度的衬底，形成电源轨开口；沿电源轨开口继续刻蚀部分厚度的所述衬底，形成通孔；在电源轨开口以及通孔内形成第一牺牲层；回刻蚀所述第一牺牲层，至所述第一牺牲层的高度占所述通孔高度的20％～80％；在电源轨开口以及通孔内形成第一金属层；减薄衬底背面，直至第一牺牲层从衬底背面露出；去除全部第一牺牲层，露出第一金属层的背部表面；在第一金属层背面形成第二金属层，第二金属层背部表面与衬底背部表面齐平。本发明实施例提供的半导体结构的形成方法，在形成背部配电的同时，还可以实现高深宽比通孔的填充，从而提高半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD，Critical Dimension)越小。

电源轨是用于向集成电路中的标准单元供应电力(例如V_SS、V_DD)的低电阻连接。由于标准单元持续微缩的需要，部分埋入衬底内的掩埋式电源轨被引入到标准单元中，然而，因为后段工艺中的RC随着技术节点的进一步推进在持续变高，仅仅靠掩埋式电源轨已无法提供足够的电力支持，因此，需要在半导体晶圆的背部形成配电结构，为标准单元提供足够的电力支持。

硅通孔(through silicon via)工艺是一种新兴的集成电路制作工艺，它可将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合硅通孔工艺，可形成背部配电的半导体结构。

然而，目前在高深宽比的硅通孔中填充的金属层的质量仍有待改进，从而影响了半导体结构的电学性能。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，可以提高半导体衬底背部的互连结构和电源轨的对准精度，同时还能够实现高深宽比通孔的金属填充，进而提高填充后的通孔的电学性能，提高半导体结构的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相邻的第一区和第二区，在所述第一区的所述衬底正面形成若干鳍部；在所述衬底正面形成隔离层，所述隔离层顶部高于所述鳍部顶部；刻蚀所述第二区的所述隔离层和部分厚度的所述衬底，形成电源轨开口；沿所述电源轨开口继续刻蚀部分厚度的所述衬底，形成通孔；在所述电源轨开口以及所述通孔内形成第一牺牲层；回刻蚀所述第一牺牲层，至所述第一牺牲层的高度占所述通孔高度的20％～80％；在电源轨开口以及所述通孔内形成第一金属层；减薄所述衬底背面，直至所述第一牺牲层从所述衬底背面露出；去除全部所述第一牺牲层，露出所述第一金属层的背部表面；在所述第一金属层背面形成第二金属层，所述第二金属层背部表面与所述衬底背部表面齐平。

可选的，形成所述第二金属层后，还包括：回刻蚀所述衬底背面，使所述第二金属层背部表面高于所述衬底背部表面。

可选的，所述第一牺牲层的材料包括二氧化硅、氮化硅或碳化硅。

可选的，形成所述第一牺牲层的方法包括旋涂法或化学气相沉积法或原子层沉积法。

可选的，回刻蚀所述第一牺牲层的方法包括干法刻蚀工艺和湿法腐蚀工艺的其中一种或两种组合。

可选的，形成所述通孔的方法包括：在所述电源轨开口内形成第二牺牲层，且所述第二牺牲层覆盖所述隔离层表面；在所述第二牺牲层上形成掩膜层，所述掩膜层暴露出所述电源轨开口上方的所述第二牺牲层；以所述掩膜层为掩膜，刻蚀所述第二牺牲层至露出所述电源轨开口底部的所述衬底；沿所述电源轨开口继续刻蚀部分厚度的所述衬底，形成通孔。

可选的，所述第二牺牲层的材料包括含碳化合物或旋涂氧化物。