[发明专利]一种基于AHB总线接口的低功耗指令缓存方法及装置

权利要求书

1.一种基于AHB总线接口的低功耗指令缓存方法，其特征在于，包括：

响应于CPU的取指令访问，对CPU访问地址指令对应的WAY进行预判，并从WAY_SRAM读取对应WAY中的指令数据，其中多个所述WAY存储于同一所述WAY_SRAM中；

基于TAG_SRAM中读取出的TAG_DATA与CPU访问地址确定对WAY的预判是否正确；

若判断正确，直接向CPU返回所述指令数据；

若判断错误，根据TAG_DATA读取对应WAY中的指令数据，并向CPU返回所述指令数据。

2.根据权利要求1所述的基于AHB总线接口的低功耗指令缓存方法，其特征在于，所述响应于CPU的取指令访问，对CPU访问地址指令对应的WAY进行预判，并从WAY_SRAM读取对应WAY中的指令数据，包括：

响应于CPU的取指令访问，从WAY-REG寄存器中确定上一次访问的WAY信息，所述WAY-REG寄存器记录有上一次CPU取指令访问对应的WAY信息；

基于所述WAY信息，从所述WAY_SRAM中读取对应WAY中的指令数据。

3.根据权利要求2所述的基于AHB总线接口的低功耗指令缓存方法，其特征在于，所述若判断错误，根据TAG_DATA读取对应WAY中的指令数据，并向CPU返回所述指令数据之后，还包括：

对所述WAY-REG寄存器中记录的WAY信息进行更新。

4.根据权利要求3所述的基于AHB总线接口的低功耗指令缓存方法，其特征在于，所述对所述WAY-REG寄存器中记录的WAY信息进行更新，包括：

基于WAY_Change_Logic，确定TAG_SRAM中读取出的TAG_DATA所对应的WAY；

基于所述WAY，对所述WAY-REG寄存器中记录的WAY信息进行更新。

5.根据权利要求1所述的基于AHB总线接口的低功耗指令缓存方法，其特征在于，所述若判断错误，根据TAG_DATA读取对应WAY中的指令数据，并向CPU返回所述指令数据，包括：

若判断错误，根据所述TAG_DATA指示的WAY，重新从WAY_SRAM读取对应WAY中的指令数据；

向CPU返回所述指令数据。

6.根据权利要求5所述的基于AHB总线接口的低功耗指令缓存方法，其特征在于，所述若判断错误，根据所述TAG_DATA指示的WAY，重新从WAY_SRAM读取对应WAY中的指令数据，包括：

若判断错误，将HREADY_Logic对AHB总线端的HREADY信号赋值为错判值；

响应于HREADY信号的错判值，根据所述TAG_DATA指示的WAY，重新从WAY_SRAM读取对应WAY中的指令数据。

7.根据权利要求6所述的基于AHB总线接口的低功耗指令缓存方法，其特征在于，所述重新从WAY_SRAM读取对应WAY中的指令数据之后，还包括：

将HREADY_Logic对AHB总线端的HREADY信号恢复为正确值。

8.一种基于AHB总线接口的低功耗指令缓存装置，其特征在于，包括预判模块、验证模块、第一执行模块和第二执行模块，其中：

预判模块，用于响应于CPU的取指令访问，对CPU访问地址指令对应的WAY进行预判，并从WAY_SRAM读取对应WAY中的指令数据，其中多个所述WAY存储于同一所述WAY_SRAM中；

验证模块，用于基于TAG_SRAM中读取出的TAG_DATA与CPU访问地址确定对WAY的预判是否正确；

第一执行模块，用于在判断正确时，直接向CPU返回所述指令数据；

第二执行模块，用于在判断错误时，根据TAG_DATA读取对应WAY中的指令数据，并向CPU返回所述指令数据。

9.一种微控制单元，其特征在于，包括应用于如权利要求1-7任一所述的基于AHB总线接口的低功耗指令缓存方法的CACHE。

10.一种包含微控制单元可执行指令的存储介质，其特征在于，所述微控制单元可执行指令在由微控制单元处理器执行时用于执行如权利要求1-7任一所述的基于AHB总线接口的低功耗指令缓存方法。