[发明专利]一种生成解析verilog电路网表编译器的系统及方法

权利要求书

1.一种生成解析verilog电路网表编译器的系统，其特征在于：其包括：Lex翻译器、Yacc编译器、C编译器；

Lex翻译器，其配置来将Lex源程序解析为用C编写的词法分析器文件；

Yacc编译器，其配置来将文法说明文件解析为用C编写的语法分析器文件；

C编译器，其配置来将用C编写的词法分析器文件和用C编写的语法分析器文件生成解析verilog文法编译器。

2.根据权利要求1所述的生成解析verilog电路网表编译器的系统，其特征在于：所述Lex翻译器，生成一个词法分析器scanner的C源码，描述规则是正则表达式regularexpression；描述词法分析器的文件经过Lex翻译器后，生成一个lex.yy.c的文件。

3.根据权利要求2所述的生成解析verilog电路网表编译器的系统，其特征在于：所述Lex翻译器，结合vqm网表格式的语法特点，对一些关键词定义令牌token，确定它们一一对应关系，并且电路网表中用户自定义的单词不能与verilog文法中保留的关键字相同。

4.根据权利要求3所述的生成解析verilog电路网表编译器的系统，其特征在于：所述Yacc编译器是编译器代码生成器，它生成的编译器是用C语言写成的语法解析器。

5.根据权利要求4所述的生成解析verilog电路网表编译器的系统，其特征在于：所述Yacc编译器的输入是巴科斯范式表达的语法规则以及语法规约的处理代码，输出是基于表驱动的编译器，包含输入的语法规约的处理代码部分。

6.根据权利要求5所述的生成解析verilog电路网表编译器的系统，其特征在于：所述Yacc编译器的输出文件中，包含输入文件中的语法规约的处理代码，处理代码取决于所述Yacc编译器的输入文件，在输入文件中进行设计。

7.根据权利要求6所述的生成解析verilog电路网表编译器的系统，其特征在于：自定义一个网表格式，网表格式符合VQM语法，其中定义的不同类型模块对应不同的硬件结构，当硬件结构改变或者新增硬件结构时，在网表格式中修改相应模块或者添加相应的模块来适配它；将用C编写的词法分析器文件和用C编写的语法分析器文件放在一起进行编译，得到解析特定格式网表的编译器。

8.根据权利要求7所述的生成解析verilog电路网表编译器的系统，其特征在于：自定义网表格式，输出网表和输入网表符合相同的格式。

9.一种生成解析verilog电路网表编译器的方法，其特征在于：其包括以下步骤：

(1)将Lex源程序解析为用C编写的词法分析器文件；

(2)将文法说明文件解析为用C编写的语法分析器文件；

(3)将用C编写的词法分析器文件和用C编写的语法分析器文件生成解析verilog文法编译器。