[发明专利]一种基于脉动阵列硬件架构的深度学习卷积运算实现方法

权利要求书

1.一种基于脉动阵列硬件架构的深度学习卷积运算实现方法，所述脉动阵列硬件架构包括网络数据存储接口、内部存储器、直接内存访问DMA、图像寄存器文件、输入缓存、接口单元、控制器、输出缓存以及脉动阵列模块，其特征在于，所述脉动阵列模块至少包括一行处理单元，所述一行处理单元至少包括一个处理元素，所述处理元素包括卷积SRAM、卷积寄存器文件以及ALU运算单元，行处理单元的相邻所述处理元素之间设置有数据直通通道，所述方法包括：

S1、所述控制器通过接口单元获取配置指令，并根据所述配置指令配置所述输入缓存和所述脉动阵列模块；

S2、通过所述直接内存访问DMA将所述网络数据存储接口获取的帧图像数据传输到所述内部存储器；

S3、逐行将存储于所述内部存储器中的帧图像数据读入到所述图像寄存器文件中，并通过广播的方式将一行图像数据输入到所述脉动阵列模块中，所述输入缓存根据控制器的配置将卷积核逐行输入所述脉动阵列模块中；

S4、在所述脉动阵列模块中将一行帧图像数据与卷积核进行卷积运算，直到所述帧图像的最后一行，然后输出运算结果到所述输出缓存中；

所述S4的在所述脉动阵列模块中将一行帧图像数据与卷积核进行卷积运算，直到所述帧图像的最后一行，包括：

在对应所述帧图像数据行数的多个时间周期内，脉动启动各行处理单元的处理元素，并将存储于所述卷积寄存器文件中的卷积核行输入到对应的处理元素；

在各个时间周期内，各处理元素将所述一行帧图像数据与对应的卷积核行进行卷积运算，然后将运算结果通过所述数据直通通道输出到相邻处理元素或者作为最终结果输出到所述输出缓存，直到最后一个时间周期对应的一行帧图像数据。

2.如权利要求1所述的方法，其特征在于，所述输入缓存根据控制器的配置将卷积核逐行输入所述脉动阵列模块中包括：

所述输入缓存根据卷积核尺寸配置指令将相应大小的卷积核数据输入所述卷积SRAM；

卷积SRAM逐行将所述卷积核输入到所述卷积寄存器文件中。

3.如权利要求2所述的方法，其特征在于，所述ALU运算单元用于将所述帧图像数据和所述卷积核进行卷积运算。

4.如权利要求3所述的方法，其特征在于，所述通过广播的方式将一行帧图像数据输入到所述脉动阵列模块中包括：

在一个时间周期内，通过图像寄存器文件将一行帧图像数据输出到所述脉动阵列模块的每个处理元素中。

5.如权利要求4所述的方法，其特征在于，所述脉动阵列模块的各行处理单元采用脉动启动方式。

6.如权利要求1所述的方法，其特征在于，所述ALU运算单元包括卷积运算单元、多路复选器、部分和缓存、寄存器单元、加法单元和FIFO缓冲器。