[发明专利]一种芯片上电死机的调试系统及方法

说明书

本发明公开了一种芯片上电死机的调试系统及方法，用于解决芯片上电死机时调试的可实现性，并且节约了调试成本。调试系统包括：引导引脚配置模块、调试多路选择模块、锁存模块及调试模块；引导引脚配置模块通过引导引脚与调试多路选择模块的控制端及锁存模块连接，锁存模块与调试模块连接；引导引脚配置模块用于在芯片发生上电死机进入调试模式时，配置引导引脚的电平信息，控制调试多路选择模块建立调试通路；锁存模块用于在芯片进行复位过程时，锁存引导引脚的电平信息；调试模块用于当芯片进入正常工作模式时，从锁存模块获取引导引脚的电平信息，根据引导引脚的电平信息确定调试通路。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种芯片上电死机的调试系统及方法。

背景技术

随着芯片集成逻辑越来越复杂，成本越来越高，芯片调试(debug)手段越多越好。例如上电死机的问题，则是致命，但是却因为观测点太少而导致极难debug。比如已知某项目，上电中央处理器(CPU)启动执行只读存储器(Read-Only Memory，ROM)指令，因为ROM有指令挂死，导致系统芯片上电死机，已有调试手段，均无法展开。最后是通过芯片代码追溯和自动测试机(Automatic Test Equipment，ATE)测试定位到bug点，bug点是：一次性可编程(One Time Programmable，OTP)默认烧写的参数，使得芯片上电默认无法访问某些中断(Interrupt Priority，IP)寄存器。最终通过一条debug接口可以重新烧写OTP。因此，预防和事后补救芯片上电死机情况，成为需要攻克的技术难点。通常芯片调试方法，都需要软件配置控制寄存器，通过引脚观测。但是上电死机，会导致软件无法启动，进而无法进行debug。

现有的debug方式有：1、配置debug和引脚的多路选择器(pinmux)相关使能寄存器，打通debug通路，在引脚处观测内部信号的状态；2、通过引脚指定芯片工作在debug模式下，在引脚处观测内部信号的状态；3、ATE测试方法，保留出厂的debug引脚，通过debug引脚观测内部信号的状态。

现有的debug方式的缺点如下：

第1种方式观测内部信号数量可以设置多个，但是需要软件协作配置寄存器来实现debug；第2种方式相比于第1种方式不需要软件协作配置寄存器，但是需要增加特定引脚来指定芯片进入debug模式，由于增加引脚的数量限制，难以真正实现芯片debug；第3种方式需要在设备提供厂做现场debug，人力和时间成本高。

发明内容

本发明的目的是提供一种芯片上电死机的调试系统及方法，用于解决芯片上电死机时调试的可实现性，并且节约了调试成本。

本发明第一方面提供一种芯片上电死机的调试系统，包括：

引导引脚配置模块、调试多路选择模块、锁存模块及调试模块；

引导引脚配置模块通过引导引脚与调试多路选择模块的控制端及锁存模块连接，锁存模块与调试模块连接；

引导引脚配置模块用于在芯片发生上电死机进入调试模式时，配置引导引脚的电平信息，控制调试多路选择模块建立调试通路；

锁存模块用于在芯片进行复位过程时，锁存引导引脚的电平信息；

调试模块用于当芯片进入正常工作模式时，从锁存模块获取引导引脚的电平信息，根据引导引脚的电平信息确定调试通路。

进一步的，调试多路选择模块包括：

译码单元、功能单元、多路选择单元及引脚多路选择单元，功能单元及多路选择单元至少为两个；

译码单元的输入端与引导引脚配置模块的第一引导引脚连接，译码单元的输出端与多路选择单元的控制端连接；

多路选择单元的输入端与功能单元连接，多路选择单元的输出端与引脚多路选择单元的功能引脚连接；