[发明专利]数据写入系统与方法

说明书

本发明提供一种数据写入系统，其包含一处理电路、一第一内存、一第一寄存器、一第二寄存器以及一第二内存。第一内存耦接处理电路。第一寄存器用以储存一基址信息。第二寄存器用以储存一顶址信息。第二内存耦接第一内存。若一高速缓存未命中且一读取命令的一存取地址位于第二内存的至少一范围中，相应于存取地址的一预设数据量的数据自第二内存写入第一内存的至少一第一路。基址信息以及顶址信息定义出至少一范围。

技术领域

本发明涉及一种高速缓存技术，特别是关于一种适用于高速缓存的数据写入系统以及数据写入方法。

背景技术

在内存技术中，高速缓存可协同主存储器运作。相较于主存储器，高速缓存的运作速度较快。据此，由于配置高速缓存，可提高整个系统的运作效率。

然而，如何在配置有高速缓存的情况下降低成本或缩小电路面积，为本领域的重要问题。

发明内容

本发明的一些实施方式是关于一种数据写入系统。数据写入系统包含一处理电路、一第一内存、一第一寄存器、一第二寄存器以及一第二内存。第一内存耦接处理电路。第一寄存器用以储存一基址信息。第二寄存器用以储存一顶址信息。第二内存耦接第一内存。若一高速缓存未命中且一读取命令的一存取地址位于第二内存的至少一范围中，相应于存取地址的一预设数据量的数据自第二内存写入第一内存的至少一第一路。基址信息以及顶址信息定义出至少一范围。

本发明的一些实施方式是关于一种数据写入方法包含：判断是否发生一高速缓存未命中且一读取命令的一存取地址是否位于一第一闪存的至少一范围中；以及若是，将相应于存取地址的一预设数据量的数据自第一内存写入一第二内存的至少一第一路。一基址信息以及顶址信息定义出该至少一范围，基址信息储存于一第一寄存器，且顶址信息储存于一第二寄存器。

综上所述，本发明的数据写入系统以及数据写入方法，无需设置其他内存(例如：动态随机存取内存)，可达到降低成本以及缩小电路面积的功效。

附图说明

为使本发明的上述和其他目的、特征、优点与实施例能够更明显易懂，所附附图的说明如下：

图1是依照本发明一些实施例的一数据写入系统的示意图；

图2是依照本发明一些实施例的一高速缓存的示意图；

图3是依照本发明一些实施例的一数据写入方法的流程图。

具体实施方式

以下将根据附图公开本发明的多个实施方式。应了解，实践上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实践上的细节是非必要的。此外，为简化图式起见，一些习惯的结构与组件在附图中将以简单示意的方式示出。

在本文中所使用的用词“耦接”可指“电性耦接”，用词“连接”可指“电性连接”。“耦接”及“连接”可指两个或多个组件相互配合或相互互动。

参考图1。图1是依照本发明一些实施例所示出的数据写入系统100的示意图。以图1为例，数据写入系统100包含核心处理电路120、高速缓存(cache)内存140、内存160以及寄存器R1-R3。

在一些实施例中，内存160是以与非门闪存(NAND flash memory)实现。由于与非门闪存具有便宜的优点，因此采用与非门闪存，可降低数据写入系统100的成本。

寄存器R1-R3分别耦接核心处理电路120。核心处理电路120分别耦接高速缓存140以及内存160。高速缓存140耦接内存160。