[发明专利]时钟数据回复电路、存储器存储装置及信号产生方法

说明书

本发明提供一种时钟数据回复电路，其包括相位检测电路、第一投票电路、低通滤波电路及相位内插电路。所述相位检测电路用以接收第一信号与时钟信号并产生相位信号。所述第一投票电路用以根据所述相位信号对至少一电容元件进行充电并根据充电结果产生第一投票信号。所述低通滤波电路用以根据所述第一投票信号产生相位控制信号。所述相位内插电路用以根据所述相位控制信号产生所述时钟信号。此外，本发明也提供一种存储器存储装置及信号产生方法。

技术领域

本发明涉及一种信号处理技术，尤其涉及一种时钟数据回复电路、存储器存储装置及信号产生方法。

背景技术

数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

图1A示出传统的时钟数据回复电路的示意图。请参照图1A，传统的时钟数据回复电路10包括相位检测器11、投票电路12(亦称为数字式投票电路)、数字滤波器13及相位内插器14。相位检测器11可接收数据信号DATA与还原(recovered)时钟信号CLK。相位检测器11可比较数据信号DATA与还原时钟信号CLK的相位并输出比较结果。投票电路12可根据相位检测器11的输出统计信号DATA与还原时钟信号CLK的相位之间相互领先和/或落后的次数并输出降速后的统计结果。数字滤波器13可根据降速后的统计结果指示相位内插器14调整还原时钟信号的相位。藉此，还原时钟信号可被锁定至数据信号DATA上正确的取样点。

图1B示出数字式投票电路的示意图。请参照图1B，以图1A的投票电路12为例，信号Q0～Q2会在时钟信号CLK的多个周期中被取样，并经由正反器FF0～FF3及逻辑元件L1与L2而将结果累加并输出带有累加信息的信号Q3。

在高速序列传输中，时钟数据回复电路10对信号的抖动容忍度(jittertolerance)可用于评估接收端的数据接收能力，且时钟数据回复电路10的反应时间直接影响抖动容忍度。在高速应用时，数字式投票电路(例如投票电路12)需对数据信号DATA作多个周期的取样(如图1B所示)，使得反应时间增加，进而导致时钟数据回复电路10对信号的抖动容忍度降低。

发明内容

本发明的范例实施例提供一种时钟数据回复电路、存储器存储装置及信号产生方法，可提高时钟数据回复电路的工作效率。

本发明的范例实施例提供一种时钟数据回复电路，其包括相位检测电路、第一投票电路、低通滤波电路及相位内插电路。所述相位检测电路用以接收第一信号与时钟信号并产生相位信号。所述第一投票电路连接至所述相位检测电路并用以根据所述相位信号对至少一电容元件进行充电并根据充电结果产生第一投票信号。所述低通滤波电路连接至所述第一投票电路并用以根据所述第一投票信号产生相位控制信号。所述相位内插电路连接至所述相位检测电路与所述低通滤波电路并用以根据所述相位控制信号产生所述时钟信号。

在本发明的一范例实施例中，所述第一投票电路包括电流积分电路，其连接至所述相位检测电路并且用以根据所述相位信号产生第一充电电压与第二充电电压。所述第一充电电压用以对所述第一电容元件充电，且所述第二充电电压用以对所述第二电容元件充电。

在本发明的一范例实施例中，所述第一投票电路包括比较电路，其用以比较所述第一电压与所述第二电压并根据所述数值关系产生所述第一投票信号。

在本发明的一范例实施例中，所述第一投票电路还包括取样时钟产生电路，其连接至所述比较电路并根据所述时钟信号产生一取样时钟信号。所述比较电路响应于所述取样时钟信号而比较所述第一电压与所述第二电压。