[发明专利]半导体存储装置

说明书

实施方式使半导体存储装置存储的数据的可靠性提升。实施方式的半导体存储装置包括包含胞区域CA的半导体层、第1及第2接点、多个第1导电体层、多个柱、及多条分流线。第1及第2接点SLT各自沿着第1方向延伸且设置在半导体层上。多个第1导电体层在半导体层的上方且第1及第2接点间，相互分离而积层。多个柱各自贯通多个第1导电体层，且设置在胞区域内的半导体层上。多条分流线SH各自沿着第2方向延伸且并排设置在第1方向，与第1及第2接点电连接。配置在第1方向上的端部侧的分流线与胞区域的第1方向上的端部之间的第1方向上的间隔L1，比相邻的两条分流线间的第1方向上的间隔L2更窄。

[相关申请案]

本申请案享有以日本专利申请案2019-104765号(申请日：2019年6月4日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

已知有能够非易失地存储数据的NAND(“与非”)型闪速存储器。

发明内容

实施方式提供一种能够提高所存储的数据的可靠性的半导体存储装置。

实施方式的半导体存储装置包含半导体层、第1接点、第2接点、多个第1导电体层、多个柱、多条分流线、及多个第3接点。半导体层包含胞区域。第1接点沿着与半导体层的表面平行的第1方向延伸且设置在半导体层上。第2接点沿着第1方向延伸且设置在半导体层上，且在与第1方向交叉的第2方向上与第1接点分离配置。多个第1导电体层在半导体层的上方且第1接点及第2接点间，相互分离而积层。多个柱各自贯通多个第1导电体层，且设置在胞区域内的半导体层上。柱与第1导电体层的交叉部分作为存储胞发挥功能。多条分流线各自沿着第2方向延伸，且在胞区域内并排设置在第1方向。多条分流线与第1接点及第2接点电连接。多个第3接点分别设置在分流线与第1接点之间、及分流线与第2接点之间。配置在第1方向上的端部侧的分流线与胞区域的第1方向上的端部之间的第1方向上的第1间隔，比相邻的两条分流线间的第1方向上的第2间隔更窄。

附图说明

图1是表示实施方式的半导体存储装置的构成例的框图。

图2是表示实施方式的半导体存储装置具备的存储胞阵列的电路构成的一例的电路图。

图3是表示实施方式的半导体存储装置具备的存储胞阵列的平面布局的一例的俯视图。

图4是表示实施方式的半导体存储装置具备的存储胞阵列的胞区域中的详细的平面布局的一例的俯视图。

图5是表示实施方式的半导体存储装置具备的存储胞阵列的胞区域中的剖面构造的一例的沿着图4的V-V线的剖视图。

图6是表示实施方式的半导体存储装置中的存储柱的剖面构造的一例的沿着图5的VI-VI线的剖视图。

图7是表示实施方式的半导体存储装置具备的存储胞阵列的引出区域中的详细的平面布局的一例的俯视图。

图8是表示实施方式的半导体存储装置具备的存储胞阵列的引出区域中的剖面构造的一例的沿着图7的VIII-VIII线的剖视图。

图9是表示实施方式的半导体存储装置具备的存储胞阵列的分流区域中的详细的平面布局的一例的俯视图。

图10是表示实施方式的半导体存储装置具备的存储胞阵列的分流区域中的剖面构造的一例的沿着图9的X-X线的剖视图。

图11是表示实施方式的半导体存储装置具备的存储胞阵列中的分流线的平面布局的一例的俯视图。

图12是表示实施方式的比较例的半导体存储装置具备的存储胞阵列中的分流线的平面布局的一例的俯视图。