[发明专利]存储器的形成方法有效
| 申请号： | 202010159638.5 | 申请日： | 2020-03-10 |
| 公开（公告）号： | CN111354636B | 公开（公告）日： | 2022-09-02 |
| 发明（设计）人： | 陆霄宇;齐瑞生;陈昊瑜;邵华 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/3105 | 分类号： | H01L21/3105;H01L21/311;H01L27/11521;H01L27/11568 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 201315*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储器 形成 方法 | ||
1.一种存储器的形成方法，所述存储器包括：SONOS区域和非SONOS区域，其特征在于，包括：
提供半导体基底，所述半导体基底包括：衬底，位于所述衬底正面的遂穿氧化层，覆盖所述遂穿氧化层的第一氮化硅层以及覆盖所述第一氮化硅层的第一顶部氧化硅层，以及位于所述衬底背面的底部氧化硅层，覆盖所述底部氧化硅层的第二氮化硅层以及覆盖所述第二氮化硅层的第二顶部氧化硅层；
去除所述第一顶部氧化硅层露出所述第一氮化硅层，去除所述第二顶部氧化硅层露出所述第二氮化硅层；
在所述第一氮化硅层上形成第三顶部氧化硅层，同时，第二氮化硅层下方也形成了不均匀的第四顶部氧化硅层；
在所述SONOS区域的第三顶部氧化硅层上形成保护层；
刻蚀所述第四顶部氧化硅层；
去除非SONOS区域的第三顶部氧化硅层；
去除保护层，去除非SONOS区域的第一氮化硅层和整个第二氮化硅层。
2.如权利要求1所述的存储器的形成方法，其特征在于，所述保护层包括位于所述第三顶部氧化硅层上的抗反射涂层和位于所述抗反射涂层上的光刻胶。
3.如权利要求1所述的存储器的形成方法，其特征在于，所述遂穿氧化层、所述底部氧化硅层、所述第一顶部氧化硅层、所述第二顶部氧化硅层、所述第一氮化硅层和所述第二氮化硅层通过ONO炉管形成。
4.如权利要求1所述的存储器的形成方法，其特征在于，所述第三顶部氧化硅层和所述第四顶部氧化硅层均采用CVD工艺形成。
5.如权利要求1所述的存储器的形成方法，其特征在于，刻蚀所述第四顶部氧化硅层为氧化硅刻蚀液。
6.如权利要求5所述的存储器的形成方法，其特征在于，所述第四顶部氧化硅层的刻蚀量为5埃～50埃。
7.如权利要求1所述的存储器的形成方法，其特征在于，去除非SONOS区域的第三顶部氧化硅层采用干法刻蚀工艺。
8.如权利要求7所述的存储器的形成方法，其特征在于，所述第三顶部氧化硅层的刻蚀量为5埃～80埃。
9.如权利要求2所述的存储器的形成方法，其特征在于，所述去除保护层的方法包括：依次去除光刻胶和抗反射涂层。
10.如权利要求1所述的存储器的形成方法，其特征在于，去除非SONOS区域的第一氮化硅层和整个第二氮化硅层采用湿法刻蚀工艺。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010159638.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
