[发明专利]阵列基板及显示面板

说明书

本申请公开了一种阵列基板及显示面板，阵列基板设置有多条数据线、扫描线、时钟信号线以及由多条纵横交错的数据线和扫描线所组成的像素单元，数据线设置在相邻的两列像素单元之间，扫描线设置在相邻的两行像素单元之间，时钟信号线位于像素单元开口区内的部分设置在一主干电极的正投影区内，平行于数据线，且与像素电极位于不同的膜层；有益效果为：时钟信号线位于像素单元开口区内的部分设置在一主干电极的正投影区内，平行于数据线，与像素电极位于不同的膜层，未使得信号线占据显示面板内更多的走线空间也未造成像素单元开口区的有效面积的损失，增大了时钟信号线与数据线之间的距离，避免时钟信号线与数据线产生耦合，影响数据线的稳定性。

技术领域

本申请涉及通信技术领域，尤其涉及显示领域，具体涉及一种阵列基板及显示面板。

背景技术

现有的GOA(Gate on Array，栅极驱动电路基板)电路的信号线布线中，时钟信号走线的电压一般较大、频率也较高，且为了进一步缩小显示面板左右两侧的边框，将所述时钟信号走线与所述数据线一样，均设置在所述像素单元之间，距离也比较近，容易使得所述时钟信号走线与所述数据线干涉、耦合等，造成数据线号的不稳定；若将所述时钟信号走线与所述数据线间隔一定的距离进行设置，其一是需要更多的空间，其二是对所述像素单元开口区的有效面积损失较大。

因此，现有的显示面板技术中，还存在着显示面板内的所述时钟信号走线与所述数据线之间距离近时，容易产生干涉、耦合，影响所述数据线的稳定性；所述时钟信号走线与所述数据线之间距离较远时，信号线占据显示面板的空间多，造成所述像素单元开口区的有效面积损失的问题，急需改进。

发明内容

本申请实施例提供一种阵列基板及显示面板，用于解决现有技术中存在着的显示面板内的所述时钟信号走线与所述数据线之间距离近时，容易产生干涉、耦合，影响所述数据线的稳定性；所述时钟信号走线与所述数据线之间距离较远时，信号线占据显示面板的空间多，造成所述像素单元开口区的有效面积损失的问题。

本申请实施例提供一种阵列基板，所述阵列基板设置有多条数据线、扫描线、时钟信号线以及由多条纵横交错的所述数据线和所述扫描线所组成的像素单元，所述数据线设置在相邻的两列所述像素单元之间，所述扫描线设置在相邻的两行所述像素单元之间，所述时钟信号线在所述像素单元开口区内的部分设置在一主干电极的正投影区内，平行于所述数据线，且与所述像素电极位于不同的膜层。

在本申请提供的一实施例中，设置在所述像素单元的开口区内的所述时钟信号线为第一时钟信号线，设置在所述像素单元的非开口区内的所述时钟信号线为第二时钟信号线。

在本申请提供的一实施例中，所述第二时钟信号线避开晶体管部，平行于所述数据线进行设置。

在本申请提供的一实施例中，所述第一时钟信号线与所述数据线之间的水平距离为第一距离；所述第二时钟信号线与所述数据线之间的水平距离为第二距离；所述第一距离大于所述第二距离。

在本申请提供的一实施例中，所述主干电极分为第一主干电极和第二主干电极，所述第一主干电极平行于所述数据线，所述第二主干电极平行于所述扫描线。

在本申请提供的一实施例中，所述第一主干电极位于所述像素单元的竖直中心线，所述第二主干电极位于所述像素单元的水平中心线，即所述第一主干电极和所述第二主干电极将所述像素单元平均分成四个大小相等的像素区域。

在本申请提供的一实施例中，所述阵列基板包括：依次层叠设置的衬底基板、第一金属层、第一绝缘层、第二金属层、第二绝缘层以及平坦化层，所述时钟信号线设置在所述第一金属层或是所述第二金属层。

在本申请提供的一实施例中，当所述时钟信号线设置在所述第一金属层内时，所述第一金属层在穿过所述时钟信号线处断开，使所述时钟信号线穿过；所述第一金属层在靠近所述时钟信号线的两侧设置过孔，再通过金属氧化物桥接所述过孔，连通所述第一金属层。