[发明专利]一种像素电路和显示面板

权利要求书

1.一种像素电路，其特征在于，包括：

数据写入模块，用于根据扫描信号控制数据信号的写入；

驱动模块，与所述数据写入模块的输出端连接，用于接入并根据所述数据信号的控制，输出驱动信号；

第一发光控制模块，与所述驱动模块的输入端和电源正信号连接，用于根据第一发光控制信号输出接入的所述电源正信号；

第二发光控制模块，与所述驱动模块的输出端连接，用于根据第二发光控制信号输出接入的所述驱动信号；

发光模块，与所述第二发光控制模块的输出端和电源负信号连接，用于像素发光；

存储模块，与所述驱动模块的输入端和所述数据写入模块的输出端连接，用于存储所述驱动模块的阈值电压；

补偿模块，与所述存储模块、所述输入写入模块的输出端以及参考电压信号连接，用于根据所述补偿信号调节所述驱动模块的阈值电压；以及

复位模块，与初始电压信号、所述发光模块的输入端以及所述第二发光控制模块的输出端连接，用于根据所述补偿信号复位所述发光模块；

其中，所述扫描信号的工作周期与所述补偿信号的工作周期在时序上相异。

2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括分压模块；

所述分压模块的一端与所述电压正信号连接；所述分压模块的另一端与所述第一发光控制模块的输出端和所述驱动模块的输入端连接；所述分压模块用于对所述驱动模块的输入端的电位进行分压。

3.根据权利要求2所述的像素电路，其特征在于，所述数据写入模块包括第一薄膜晶体管；

所述数据信号与所述第一薄膜晶体管的源极连接；所述扫描信号与所述第一薄膜晶体管的栅极连接。

4.根据权利要求3所述的像素电路，其特征在于，所述驱动模块包括第二薄膜晶体管；

所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的漏极连接；所述第二薄膜晶体管的源极与所述第一发光控制模块的输出端连接；所述第二薄膜晶体管的漏极与所述第二发光控制模块的输入端连接。

5.根据权利要求4所述的像素电路，其特征在于，所述第一发光控制模块包括第三薄膜晶体管；

所述电源正信号与所述第三薄膜晶体管的源极连接；所述第一发光控制信号与所述第三薄膜晶体管的栅极连接；所述第三薄膜晶体管的漏极与所述第二薄膜晶体管的源极连接。

6.根据权利要求5所述的像素电路，其特征在于，所述第二发光控制模块包括第四薄膜晶体管；

所述第四薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接；所述第四薄膜晶体管的栅极与所述第二发光控制信号连接；所述第四薄膜晶体管的漏极与所述发光模块的输入端连接。

7.根据权利要求6所述的像素电路，其特征在于，所述发光模块包括发光器件；

所述发光器件的输入端与所述第四薄膜晶体管的漏极连接；所述发光器件的输出端与所述电源负信号连接。

8.根据权利要求7所述的像素电路，其特征在于，所述存储模块包括存储电容；

所述存储电容的第一端与所述第一薄膜晶体管的漏极和所述第二薄膜晶体管的栅极连接；所述存储电容的第二端与所述第二薄膜晶体管的源极和所述第三薄膜晶体管的漏极连接。

9.根据权利要求8所述的像素电路，其特征在于，所述补偿模块包括第五薄膜晶体管；

所述第五薄膜晶体管的栅极与所述补偿信号连接；所述第五薄膜晶体管的源极与所述参考电压信号连接；所述第五薄膜晶体管的漏极与所述存储电容的第一端连接。

10.根据权利要求9所述的像素电路，其特征在于，所述复位模块包括第六薄膜晶体管；

所述第六薄膜晶体管的源极与所述初始电压信号连接；所述第六薄膜晶体管的栅极与所述补偿信号连接；所述第六薄膜晶体管的的漏极与所述第四薄膜晶体管的漏极连接。