[发明专利]VFET标准单元架构

权利要求书

1.一种单元架构，包括：

多个垂直场效应晶体管(VFET)，形成在衬底上以构成逻辑电路；

第一顶源极/漏极(S/D)接触结构，形成在第一VFET的第一顶S/D区上，并且连接到形成在其上并在所述单元架构的第一方向上延伸的第一水平金属图案，以将所述逻辑电路的从所述第一顶S/D区输出的输出信号连接到第一垂直金属图案；

第二顶S/D接触结构，形成在第二VFET的第二顶S/D区上，并且连接到形成在其上并在所述第一方向上延伸的第二水平金属图案，以将所述逻辑电路的从所述第二顶S/D区输出的所述输出信号连接到所述第一垂直金属图案；以及

栅极接触结构，形成在连接到所述第一VFET和所述第二VFET的相应栅极的栅极连接图案上，所述栅极接触结构通过超级通路连接到所述逻辑电路的输入信号，

其中所述第一VFET和所述第二VFET沿着在所述单元架构的第二方向上延伸的第一鳍结构形成，以及

其中所述第一顶S/D接触结构和所述第二顶S/D接触结构两者在所述单元架构的俯视图中具有大致正方形形状。

2.根据权利要求1所述的单元架构，其中所述超级通路连接到所述逻辑电路的所述输入信号输入到其的第二垂直金属图案，以及

其中所述第一水平金属图案和所述第二水平金属图案分别通过第一通路和第二通路连接到所述第一垂直金属图案。

3.根据权利要求2所述的单元架构，其中所述第一垂直金属图案和所述第二垂直金属图案在所述单元架构的所述俯视图中彼此平行而不彼此重叠，并且设置在距所述衬底的上表面相同的水平上。

4.根据权利要求3所述的单元架构，其中所述第一顶S/D接触结构的上表面、所述第二顶S/D接触结构的上表面和所述栅极接触结构的上表面设置在距所述衬底的所述上表面相同的水平上。

5.根据权利要求4所述的单元架构，其中所述超级通路的高度与所述第一通路和所述第一水平金属图案的高度之和相同。

6.根据权利要求4所述的单元架构，其中所述第一顶S/D接触结构通过形成在其上的第三通路连接到所述第一水平金属图案，所述第二顶S/D接触结构通过形成在其上的第四通路连接到所述第二水平金属图案。

7.根据权利要求6所述的单元架构，其中所述超级通路的高度与所述第一通路、所述第一水平金属图案和所述第三通路的高度之和相同。

8.根据权利要求1所述的单元架构，还包括第三顶S/D接触结构，该第三顶S/D接触结构形成在第三VFET的第三顶S/D区上，并且延伸到所述单元架构的边缘以连接到电源轨，

其中所述第三顶S/D接触结构的上表面与所述第一水平金属图案的下表面间隔开。

9.根据权利要求8所述的单元架构，还包括第四顶S/D接触结构，该第四顶S/D接触结构形成在第四VFET的第四顶S/D区上，并且连接到形成在其上并在所述第一方向上延伸的所述第二水平金属图案，以通过第二通路将所述逻辑电路的所述输出信号连接到所述第一垂直金属图案。

10.根据权利要求9所述的单元架构，其中所述第三VFET和所述第四VFET形成在与所述第一鳍结构平行延伸的第二鳍结构上，

其中所述第一垂直金属图案形成在所述第一鳍结构与所述第二鳍结构之间，所述逻辑电路的所述输出信号通过所述第一垂直金属图案被发送出。