[发明专利]一种PCB设计中Layout的检查方法及系统

权利要求书

1.一种PCB设计中Layout的检查方法，其特征在于，所述方法包括下述步骤：

接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；

将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；

获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标；

所述将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面的步骤具体包括下述步骤：

根据输入的所述PIN size参数，过滤所有板内符合参数值设定的SMD PIN；

获取过滤得到的所有SMD PIN的坐标；

检查获取到的SMD PIN的坐标是否存在PASTEMASK；

当检查到存在SMD PIN的坐标没有对应的PASTEMASK时，将SMD PIN中心点作为基准，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；

统计所有绘制Package Geometry/PASTEMASK层面的SMD PIN的坐标。

2.根据权利要求1所述的PCB设计中Layout的检查方法，其特征在于，所述接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数的步骤具体包括下述步骤：

当接收到输入的布局检查指令时，控制调用并显示预先配置的布局检查选项配置窗口；

接收在所述布局检查选项配置窗口上输入的PIN type选择指令以及操作选项命令，其中，所述PIN type包括DIP PIN和SMD PIN，所述操作选项包括Load选项、Delete选项、Report选项和Exit选项；

接收在所述布局检查选项配置窗口上输入的PIN size。

3.根据权利要求2所述的PCB设计中Layout的检查方法，其特征在于，当在所述布局检查选项配置窗口上选择所述Report选项时，所述方法还包括下述步骤：

将统计得到的所有绘制在Package Geometry/PASTEMASK层面的SMD PIN的坐标以列表的方式显示输出。

4.根据权利要求3所述的PCB设计中Layout的检查方法，其特征在于，所述方法还包括下述步骤：

当接收到在所述列表上对对应的坐标的点击指令时，控制点亮与点击的坐标相对应的SMD PIN。

5.一种PCB设计中Layout的检查系统，其特征在于，所述系统包括：

选项参数输入模块，用于接收在预先配置的布局检查选项配置窗口上输入的检查选项和PIN size参数；

层面绘制模块，用于将SMD PIN中心点作为基准，根据输入的所述PIN size参数，以SMDPIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；

坐标获取模块，用于获取绘制得到的所述Package Geometry/PASTEMASK层面上所有SMD PIN的坐标；

所述层面绘制模块具体包括：

过滤模块，用于根据输入的所述PIN size参数，过滤所有板内符合参数值设定的SMDPIN；

所有坐标获取模块，用于获取过滤得到的所有SMD PIN的坐标；

检查模块，用于检查获取到的SMD PIN的坐标是否存在PASTEMASK；

绘制模块，用于当检查到存在SMD PIN的坐标没有对应的PASTEMASK时，将SMD PIN中心点作为基准，以SMD PIN的半径+预设参数阈值为半径，绘制Package Geometry/PASTEMASK层面；

坐标统计模块，用于统计所有绘制Package Geometry/PASTEMASK层面的SMD PIN的坐标。