[发明专利]集成电路器件及其制造方法

说明书

提供了一种集成电路器件及其制造方法。所述集成电路器件包括：嵌入绝缘层；半导体层，位于所述嵌入绝缘层上，所述半导体层具有主表面和从所述主表面突出以在第一水平方向上延伸且彼此平行的多个鳍型有源区；分隔绝缘层，将所述半导体层分隔成在与所述第一水平方向相交的第二水平方向上彼此相邻的至少两个元件区域；位于所述多个鳍型有源区上的源极/漏极区；第一导电插塞，位于所述源极/漏极区上并电连接到所述源极/漏极区；掩埋轨道，穿过所述分隔绝缘层和所述半导体层同时电连接到所述第一导电插塞；以及电力输送结构，布置在所述嵌入绝缘层中，所述电力输送结构与所述掩埋轨道接触并电连接到所述掩埋轨道。

相关申请的交叉引用

通过引用将于2019年5月20日在韩国知识产权局提交的、题为“IntegratedCircuit Device and Method of Manufacturing the Same”(集成电路器件及其制造方法)的韩国专利申请No.10-2019-0059129整体合并于此。

技术领域

本公开涉及集成电路器件和制造该集成电路器件的方法，更具体地，涉及具有电力输送网络的集成电路器件和制造该集成电路器件的方法。

背景技术

随着电子技术的发展，集成电路器件的规模已经缩小。高度集成的集成电路器件不得不在小的区域内布置许多布线层，同时稳定地确保布线层之间的绝缘距离。

发明内容

根据实施例的一方面，提供了一种集成电路器件，其包括：嵌入绝缘层；半导体层，所述半导体层布置在所述嵌入绝缘层上，所述半导体层具有主表面，多个鳍型有源区从所述主表面突出，其中，所述多个鳍型有源区在由分隔绝缘层限定的多个元件区域中沿第一水平方向彼此平行延伸；位于所述多个鳍型有源区上的源极/漏极区；第一导电插塞，所述第一导电插塞位于所述源极/漏极区上并电连接到所述源极/漏极区；掩埋轨道，所述掩埋轨道穿过所述分隔绝缘层和所述半导体层同时电连接到所述第一导电插塞；以及电力输送结构，所述电力输送结构布置在所述嵌入绝缘层中并与所述掩埋轨道接触以电连接到所述掩埋轨道。

根据实施例的一方面，还提供了一种集成电路器件，其包括嵌入绝缘层；半导体层，所述半导体层布置在所述嵌入绝缘层上，所述半导体层具有从其突出的多个鳍型有源区，其中，所述多个鳍型有源区在由分隔绝缘层限定的多个元件区域中沿第一水平方向彼此平行延伸；栅极结构，所述栅极结构在所述半导体层上沿与所述第一水平方向相交的第二水平方向延伸，所述栅极结构包括具有栅极绝缘层和栅极线的堆叠结构；多个源极/漏极区，所述多个源极/漏极区在所述栅极结构的相对侧位于所述多个鳍型有源区上；第一导电插塞，所述第一导电插塞位于所述多个源极/漏极区上，所述第一导电插塞电连接到所述多个源极/漏极区中的至少一些源极/漏极区；掩埋轨道，所述掩埋轨道穿过所述分隔绝缘层和所述半导体层同时电连接到所述第一导电插塞；电力输送结构，所述电力输送结构布置在所述嵌入绝缘层中并与所述掩埋轨道接触以电连接到所述掩埋轨道；后布线结构，所述后布线结构布置在所述嵌入绝缘层的与所述半导体层相对的下表面上，所述后布线结构电连接到所述电力输送结构；以及后布线间绝缘层，所述后布线间绝缘层部分地围绕所述后布线结构。

根据实施例的一方面，还提供了一种制造集成电路器件的方法，所述方法包括：准备绝缘体上半导体(SOI)衬底，所述绝缘体上半导体(SOI)衬底包括顺序堆叠的基体衬底层、嵌入绝缘层和半导体层；通过部分地去除所述半导体层来形成限定多个元件区域的深沟槽；形成填充在所述深沟槽中的初步分隔绝缘层；形成穿过所述初步分隔绝缘层和所述半导体层的掩埋轨道孔、部分地填充在所述掩埋轨道孔的下部中的掩埋轨道和填充在所述掩埋轨道孔的上部中的初步覆盖绝缘层；通过去除所述基体衬底层来暴露所述嵌入绝缘层；以及在所述嵌入绝缘层中形成电力输送结构，所述电力输送结构与所述掩埋轨道接触。

附图说明

通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：