[发明专利]阵列基板及液晶显示面板

说明书

本申请提供一种阵列基板及液晶显示面板。其中，该阵列基板包括：基板，其具有显示区域以及非显示区域；多个GOA驱动单元，其设置于所述非显示区域；多个时钟信号线结构，其设置于所述非显示区域，每一所述时钟信号线结构包括一用于接入外部时钟信号的输入主干走线、多条设置为不同预设阻抗的支路走线以及用于将时钟信号输出给对应的GOA驱动单元的输出主干走线，通过选择性地将该多条支路走线中的一条或多条来将所述输入主干走线以及所述输出主干走线接通，从而调整对应时钟信号的电流值。本申请可以使得该时钟信号线结的电阻为根据需求的设置值，便于降低时钟信号的电流值，可以节约成本。

技术领域

本申请涉及显示技术领域，具体涉及一种阵列基板及液晶显示面板。

背景技术

Gate Driver On Array，简称GOA，也就是利用现有薄膜晶体管液晶显示器中的Array制程将Gate行扫描驱动信号电路制作在阵列基板上，实现对Gate逐行扫描的驱动方式。

对于GOA产品，通常为双驱产品，即左边GOA和右边GOA同时驱动显示面板。随着面板尺寸越来越大，分辨率越来越高，面板显示规格越来越高，芯片电压的需求越来越大，会造成GOA中的讯号出现大电流，长时间大电流，会造成面板发热，影响薄膜晶体管的特性，为改善这一现象，通常的做法是在X-board或C-board处每个讯号(CK or STV or LC)上串联电阻，从而有效降低讯号的大电流，但是不同的讯号线挂的电阻会增加EE的成本。

发明内容

本申请实施例的目的在于提供一种阵列基板及液晶显示面板，具有有效降低时钟信号的电流以及节约成本的有益效果。

第一方面，本申请实施例提供了一种阵列基板，包括：

基板，其具有显示区域以及非显示区域；

多个GOA驱动单元，其设置于所述非显示区域；

多个时钟信号线结构，其设置于所述非显示区域，每一所述时钟信号线结构包括一用于接入外部时钟信号的输入主干走线、多条设置为不同预设阻抗的支路走线以及用于将时钟信号输出给对应的GOA驱动单元的输出主干走线，通过选择性地将该多条支路走线中的一条或多条来将所述输入主干走线以及所述输出主干走线接通，从而调整对应时钟信号的电流值。

本申请实施例通过选择性地将该多条支路走线中的一条或多条来将所述输入主干走线以及所述输出主干走线接通，从而调整对应时钟信号的电流值；从而使得该时钟信号线结的电阻为根据需求的设置值，便于降低时钟信号的电流值，可以节约成本。

在本申请所述的阵列基板中，所述多条支路走线为ITO走线。

在本申请所述的阵列基板中，所述多条支路走线的宽度相同且长度依次减小。

在本申请所述的阵列基板中，所述多条支路走线的长度相同且宽度依次减小。

在本申请所述的阵列基板中，所述多条支路走线的长度以及宽度均不相同。

在本申请所述的阵列基板中，所述基板上依次设置有第一金属层、第一绝缘层以及第二金属层；

所述第一金属层上形成有所述输入主干走线、多条支路连接走线以及输出主干走线，所述第二金属层上形成有第一连接金属块；

所述第一金属层通过开设于所述第一绝缘层上的多个第一过孔与所述第一连接金属块电连接，所述第一连接金属块与所述多条支路连接走线中的一条连接，所述多条支路连接走线与所述多条支路走线一一对应地连接。

在本申请所述的阵列基板中，所述第二金属层上还设置有第二绝缘层，所述第二绝缘层上设置有第三金属层；